Abstract:
PURPOSE: A method for manufacturing a side-tapered waveguide by using a strain distributed pad is provided to save manufacturing costs and to increase the period of an assembly of the optical device. CONSTITUTION: A method for manufacturing a side-tapered waveguide by using a strain distributed pad includes steps of forming a waveguide layer(102) on a semi-finished substrate(101), forming a mask pattern(103a,103b) on the waveguide layer(102), etching the waveguide layer(102) by using the mask pattern(103a,103b) and a portion of the waveguide layer(102) corresponding to the strain distributed pad. In this method, the mask pattern(103a,103b) forming step is performed by a photolithography process using a contact lithography device. In this step, the mask has a side-tapered pattern gradually becoming thinner at both ends and connecting strain distributed pads to each of the ends.
Abstract:
PURPOSE: A method for manufacturing a gain clamped semiconductor optical amplifier(SOA) is provided to constantly fix the intensity of carriers within a resonant with oscillation of a laser using a distributed Bragg reflector(DBR) lattice. CONSTITUTION: A method for manufacturing a gain clamped semiconductor optical amplifier(SOA) forms a passive waveguide layer(12) and an InP spacer(13) on a N-InP substrate(11). The first oxide layer(14) is formed on the InP spacer. The first oxide layer is selectively removed by patterning using electronic beam lithography to form a selective active layer growth mask pattern(16). A lattice pattern(17) and an active layer waveguide(18) are simultaneously formed by selective active layer growth using organic metal chemical vapor deposition. A mesa structure for growing a current shield layer(19) is formed on the resulting surface using light lithography. The current shield layer is grown by organic metal chemical vapor deposition. A n-InP buffer layer(19a) is formed on the entire surface including the current shield layer. The second oxide layer is formed on the n-InP buffer layer. The second oxide layer is patterned to form a metal electrode connected to the active layer waveguide.
Abstract:
본 발명은 파장선택성을 갖는 반도체 광여과기 및 그 제조방법에 관한 것으로서, 종래기술에서 두 도파로의 간격이 너무 밀집되었기 때문에 광섬유를 부착할 경우에 크로스 토크가 발생하는 문제점을 해결하기 위해, 본 발명은 n-형 InP 기판(1)과 그 위에 적층된 n-형 InP 완충층(2), 그 위에 출력단 근처에서 수평방향으로 휘어지도록 공간적으로 제한된 형태로 적층된 InGaAsP 제 1광도파로층(3), 그 위에 적층된 InP(4), 그 위에 적층되고 10~20 의 주기를 갖도록 공간적으로 제한된 InGaAsP 회절격자층(5), 그 위에 적층된 InP(6), 그 위에 적층되고 공간적으로 제한된 InGaAsP 제 2광도파로층(7), 그 위에 적층된 n-형 InP 클래드층(8), 그 위에 적층된 도핑하지 않은 InGaAs 옴 접촉층(9), 그 위에 도핑하지 않고 제 2광도파로층보다 1~10 더 넓은 창폭을 갖도록 적층된 InP 표면보호층(10)으로 구성된 웨이퍼 상에 제 2광도파로 층보다 1~10
Abstract:
본 발명은 광도파로 구조의 반도체 소자와 플랫-엔드(flat-end) 단일모드의 광섬유를 접속하는 반도체 소자의 테이퍼형(tapered) 광도파로 제작방법에 관한 것이다. 그 목적은 일반적인 광도파로 구조의 반도체 소자와 플랫-엔드(flat-end) 단일모드의 광섬유를 접속할 때에 단일모드 광섬유와 광도파로 소자 사이의 광모드 크기의 차이에 기인한 삽입손실을 줄이는 데에 있다. 그 방법은 테이퍼형 광도파로가 집적된 광소자를 제작하기 위해 광도파로층과 접속하기 위한 반도체 레이저층이 형성되고 그 위에 클래딩층과 접속하기 위한 반도체층이 형성된 반도체 기판에 반도체 기판 위에 스페이서층을 형성하고, 스페이서층 위에 절연박막을 형성하고, 절연박막 위에 습식에칭과 건식에칭을 수행하여 절연박막이 브리지 형태로 형성되도록 하여 트렌치를 형성하고, 트렌치와 절연박막으로 된 브리지를 갖는 기판을 이용하여 유기금속 기상증착법으로 광도파로층을 성장시키고, 트렌치의 밑바닥에 광도파로 방향을 따라 성장두께가 상이한 광도파로를 성장시킨다.
Abstract:
본 발명은 여러 광소자들과 광도파로를 단일 칩으로 집적시킨 광집적소자를 제조하는 방법에 관한 것으로서, 특히 광도파로와 광증폭기등과 같은 능동 광소자를 단일 칩으로 집적화시킴에 있어서, 간단한 공정으로 전류집속과 광접속 효율을 동시에 극대화시킬 수 있는 광집적 소자의 제조 방법에 관한 것이다. RIE 식각등의 건식식각법을 이용하여 광증폭기등과 같은 능동 소자를 구성하는 층이 성장되어진 InP웨이퍼를 (001)면의 수직인 면으로 식각한 후에 도파로의 코아층 및 클래드층을 MOCVD에 의한 2차 결정 성장 공정을 이용하여 광접속 효율을 높이는 제작 방법이다.
Abstract:
광통신에 사용되는 반도체 레이저 및 반도체 스위치 등과 같이 소자의 입출력단의 광도파로와 광섬유 사이의 연결 부위가 많은 소자에 있어서, 결합부의 광 결합효율을 높이는 것은 매우 중요한 기술이다. 본 발명은 선택적 식각법을 이용하여 점차 가늘어지는 도파로를 만드는 방법에 관한 것이다. 특히 선택적 식각시에 식각마스크의 폭을 서서히 좁혀 주고 실제 마스크 폭 보다 더 좁은 형상이 구현되도록 일정정도 과도한 식각을 수행함으로써 도파로의 폭과 두께를 동시에 가늘어지도록 만들 수 있기 때문에 넓은 면적에 균일하게 적용할 수 있을 뿐만아니라 재현성 및 경제성 측면에서의 문제점도 해결할 수 있는 방법이다.
Abstract:
본 발명은 파장선택성을 갖는 반도체 광여과기 및 그 제조방법에 관한 것으로서, 종래기술에서 두 도파로의 간격이 너무 밀집되어기 때문에 광섬유를 부착할 경우에 크로스 토크가 발생하는 문제점을 해결하기 위해, 본 발명은 n-형 InP 기판(1)과 그 위에 적층된 n-형 InP 완충층(2), 그 위에 출력단 근처에서 수평방향으로 휘어지도록 공간적으로 제한된 형태로 적층된 InGaAsP 제1광도파로층(3), 그 위에 적층된 InP(4), 그 위에 적층되고 10∼20㎛의 주기를 갖도록 공간적으로 제한된 InGaAsP 회절격자층(5), 그 위에 적층된 InP(6), 그 위에 적층되고 공간적으로 제한된 InGaAsP 제2광도파로층(7), 그 위에 적층된 n-형 InP 클래드층(8), 그 위에 적층된 도핑하지 않은 InGaAsP 음 접촉층(9), 그 위에 도핑하지 않고 제2광도파로층보다 1∼10㎛ 더 넓은 창폭을 갖도록 적층된 InP 표� �보호층(10)으로 구성된 웨이퍼 상에 제2광도파로 층보다 1∼10㎛ 더 넓은 창폭을 갖도록 적층된 실리콘 나이트라이드 또는 이산화 규소와 같은 유전물질(11), 그 창을 통해 제2도파로의 일부까지 깊게 형성된 p-형 불순물층(12), 그 위에 적층된 p-형 전극금속층(13) 및 기판아래에 제작된 n-형 전극금속층(14)로 구성되어, 두 광도파로 사이의 거리를 공간적으로 멀리 떨어지게 하여 채널 크로스 토크를 줄일 수가 있으며, 안정된 pn 접합을 형성할 수가 있어 여과하고자 하는 광파장을 바꾸고 싶을 때에 주입되는 전류를 작게함으로써 안정된 튜닝은 물론 역전압에 대한 튜닝도 할 수 있다.
Abstract:
본 발명은 애벌랜치 포토다이오드에 관한 것으로, 활성층영역이 주위보다 높은 전하량을 갖도록 형성하되 전기장(전계)을 보다 상세하게 조절하여 소자의 동작특성이 안정화되도록한 애벌랜치 포토다이오드 및 그의 제조방법에 관한 것이다. 본 발명에 따른 애벌랜치 포토다이오드 활성층에 해당하는 물질층을 그 사이에 n-InP 전하층(25), 도핑하지 않은 InP 층(26) 및 n-InP 전하층(27)을 차례로 적층된 구조로 형성하여 불순물층을 n-InP 전하층(25)과 n-InP 전하층(27)으로 2층으로 형성함으로써 활성층의 전하량을 높이는 동시에 조절을 용이하게 하여 소자의 동작특성이 개선된다.