-
公开(公告)号：KR1019970006735B1
公开(公告)日：1997-04-29
申请号：KR1019930028266
申请日：1993-12-17
Applicant: 한국전자통신연구원
IPC: H01L29/73
Abstract: A transistor structure using a thin film type photon gate embodies a electron movement in a gas such as a vacuum or atmosphere, has a high-speed operation characteristic. The transistor structure forms an oxide film1(10) on a silicon substrate(9); forms an emission electrode(11) as a thin film electrode; and mounts a photon gate(13) for illuminating a photon on a surface of the silicon substrate(9) and the emission electrode(11).
Abstract translation: 使用薄膜型光子门的晶体管结构体现了气体如真空或大气中的电子运动，具有高速运行特性。 晶体管结构在硅衬底（9）上形成氧化物膜（10）; 形成发光电极（11）作为薄膜电极; 并安装用于照射硅衬底（9）和发射电极（11）的表面上的光子的光子门（13）。
-
公开(公告)号：KR1019960026757A
公开(公告)日：1996-07-22
申请号：KR1019940036344
申请日：1994-12-23
Applicant: 한국전자통신연구원
IPC: H01L27/08
Abstract: MOS 트랜지스터 게이트(3)와 인접한 소스/드레인 (9)의 가장자리에 홈을 형성하여 소스/드레인 부근에서 채널형태를 바꾸면, 드레인 부근에서 형성되는 전기장이 채널영역으로 침투하는 것을 방지하여 짧은 채널효과를 억제할 수 있으며, 문턱전압의 조절이 용이하며, 소스/드레인 가장자리에 형성된 홈에 의하여 소스/드레인 영역의 접합깊이를 보다 깊게할 수 있으므로 소스/드레인 저항을 줄일 뿐아니라, 금속배선에 의한 접합파괴나 일렉트로마이그레이션에 의한 신뢰성 저하를 억제할 수 있다.
-
公开(公告)号：KR1019960008903B1
公开(公告)日：1996-07-05
申请号：KR1019920025009
申请日：1992-12-22
IPC: H01L21/314
Abstract: The method for forming dielectric film comprises; (a) forming dielectric film(2) of 10mm thickness on silicon substrate(1) at 900 deg.C by introducing O2 or O3 gas; (b) introducing gas containing fluorine for last 3-5min. during the growing process for oxide film : (c) thermal annealing it at 900 deg.C for 10 min in order to accumulate fluorine atoms between dielectric film(2) and silicon substrate(1).
Abstract translation: 形成电介质膜的方法包括： （a）通过引入O 2或O 3气体在900℃下在硅衬底（1）上形成10mm厚的电介质膜（2） （b）最后3-5分钟引入含氟气体。 在氧化膜的生长过程中：（c）在900℃热退火10分钟，以便在电介质膜（2）和硅衬底（1）之间积聚氟原子。
-
公开(公告)号：KR1019960015899A
公开(公告)日：1996-05-22
申请号：KR1019940027479
申请日：1994-10-26
Applicant: 한국전자통신연구원
IPC: H01L27/08
Abstract: 집적회로의 집적도가 증가함에 따라 채널의 길이가 짧아지는 금속 산화물 반도체 소자에서 발생하는 문제점인 짧은 채널효과, 소스와 드레인의 저항증가, 금속배선에 의한 접합파괴 및 일렉트로 마이그레이선 등에 의한 소자의 신뢰성 저하를 방지하기 위한 것으로서, 게이트 전극과 소스 및 드레인 사이에 홈형태의 또다른 게이트 전극을 형성하여 이 홈의 깊이만큼의 소스 및 드레인의 접합깊이를 확보함으로써 이와 같은 문제점들을 극복한다. 이러한 홈구조의 게이트 전극 아래에 소청 농도의 불순물을 주입하면, 이 불순물의 농도를 조절함으로써 문턱전압이나 누설전류와 같은 전기적 특성을 조절하는 것이 가능해 진다.
-
公开(公告)号：KR1019940016466A
公开(公告)日：1994-07-23
申请号：KR1019920025020
申请日：1992-12-22
IPC: H01L21/335
Abstract: 본 발명은 얕은 접합 형성용으로 추가증착된 규소층을 사용하여 유효접합깊이가 100nm이하인 얕은 접합의 소오스/드레인을 갖는 반도체장치를 제조하는 방법에 관한 것으로, 웨이퍼 전면에 얕은 접합 형성용 다결정 규소막(7)을 약 20-300nm정도 증착하고, 500-900℃정도의 온도에서 열처리하여 얕은 접합 형성용 다결정 규소막을 고상 에픽성장으로 결정화시키고 포토레지스터(8)을 웨이퍼 전면에 도포한 후, 식각하여, 소오드/드레인 영역의 레지스터(8-1)만 남기고 나머지는 모두 제거한 다음, 에치백 공정으로 추가증착 규소 중활성화 영역의 규소막(7-1)만 남기고 나머지는 모두 제거하며, 불순물을 소오스/드레인 영역에 이온주입하여 n+소오스/드레인 접합(9)을 형성한 다음, 급속 열처리나 전기로를 사용하여 고온 활성화하는 것이 특징이다.
-
Patent Agency Ranking
公开(公告)号：KR1019930009125A
公开(公告)日：1993-05-22
申请号：KR1019910018989
申请日：1991-10-28
IPC: H01L21/335
Abstract: 본 발명은 소오스와 드레인 사이에 높은 펀치드로우 전압(punchthrough voltage)을 얻는 동시에 기생접합용량(parasitic junction capacitance)이 과도하게 커지는 것을 방지하는 n-MOS 트랜지스터의 제조방법 및 그 장치에 관한 것이다.
본 발명은 제1규소산화막(22)과 규소질화막(23)을 순차로 형성하는 단계와, 제2규소산화막을 증착한 후 식각하여 측벽산화막(24)을 형성하는 단계와, 감광막(25)을 도포하는 단계와, 게이트(21)의 상부 감광막을 식각하여 상기 측벽 산화막(24)을 노출시킨 후 불화수소용액으로 상기 측벽산화막(24)을 식각하여 노출되는 부위(27)에 붕소를 이온주입한 다음 남은 감광막을 제거하고 급속열처리 방법 혹은 열확산 방법으로 p영역(28)을 형성하는 다계 및, 인산용액으로 상기 규소질화막(23)을 식각하는 단계를 포함한다.-
公开(公告)号：KR1019920010961A
公开(公告)日：1992-06-27
申请号：KR1019900019267
申请日：1990-11-27
Applicant: 한국전자통신연구원
IPC: H01L21/336
-
-
公开(公告)号：KR1019910003658A
公开(公告)日：1991-02-28
申请号：KR1019890010538
申请日：1989-07-25
IPC: H01L27/108
Abstract: 내용 없음.
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.029 seconds)
