-
公开(公告)号：KR1019940003328B1
公开(公告)日：1994-04-20
申请号：KR1019910022633
申请日：1991-12-11
Applicant: 한국전자통신연구원
IPC: G06F13/14
Abstract: The MAP network interface for data exchange between the central processing unit and a Mini-Map comprises a micro-processor (M) to control peripheral devices, a latch (L) to recognize address data bus, a bus transceiver (BT) for two-way transmission, system RAM (SDRAM) and ROM (SROM), a bus control modem to control system bus access between the processor and a token-bus controller, a system RAM controller (DRC), a token-bus controller (TBC) for data transmission between CPU and the transmission media, and an interface for personal computer communication.
Abstract translation: 用于中央处理单元和迷你地图之间的数据交换的MAP网络接口包括控制外围设备的微处理器（M），用于识别地址数据总线的锁存器（L），用于二进制数据的总线收发器（BT） 系统RAM（SDRAM）和ROM（SROM），用于控制处理器和令牌总线控制器之间的系统总线访问的总线控制调制解调器，系统RAM控制器（DRC），令牌总线控制器（TBC），用于 CPU与传输媒体之间的数据传输，以及个人计算机通信接口。
-
公开(公告)号：KR1019930014081A
公开(公告)日：1993-07-22
申请号：KR1019910023204
申请日：1991-12-17
Applicant: 한국전자통신연구원
IPC: G06F13/38
Abstract: 본 발명은 네트워크 접속기와 중앙제어장치간의 이중포트(dualport) 메모리 접속장치 및 제어방법에 관한 것으로서, 특히 MAP 네트워크 접속용 프로세서와 중앙제어장치간에 이중포트 메모리를 접속하여 이들사이의 데이타 전송을 위한 접속장치와 제어방법에 관한 것이다.
네트워크 접속용 프로세서(10)와 중앙처리장치(20)를 구비한 컴퓨터 시스템에 있어서, 상기 프로세서(10)와 중앙처리장치(20)가 공유하며 아울러 이들 사이에 접속되어 있는 공유 메모리인 제1 및 제2듀얼포트 메모리(30),(40)와; 상기 프로세서(10)에서 출력되는 소정 비트신호를 인가하여 상기 듀얼프트 메모리(30),(40)의 영역이 지정되고 아울러 상기 듀얼포트 메모리의 독출 및 기입을 제어하는 제1메모리 지정수단과; 상기 프로세서(10)와 상기 메모리(30),(40) 사이의 데이타 전송방향을 결정하는 제1전송제어 수단과; 상기 중앙제어장치(20)에서 출력되는 소정비트의 신호를 인가하여 상기 메모리(30),(40)에 인가되는 8비트 신호를 상위 8비트 또는 하위 8비트데이타로 결정하는 데이타 결정수단과; 상기 중앙제어장치(20)와 상기 메모리(30),(40)사이의 데이타 전송 방향을 결정하는 제2전송제어 수단과; 상기 중앙처리장치(20)에서 출력되는 소정비트의 신호를 인가하여 상기 메모리의 데이타 독출 및 기입을 제어하는 제2메모리 지정수단을 포함하는 것을 특징으로 한 것이다.-
-
-
公开(公告)号：KR100171380B1
公开(公告)日：1999-03-20
申请号：KR1019950045772
申请日：1995-11-30
Applicant: 한국전자통신연구원
IPC: H04N7/14
Abstract: 본 발명은 가변 경로를 가지는 멀티미디어 스트림 제어기 및 그 제어방법에 관한 것으로서, 그 특징은 아날로그 비디오 신호를 입력받아 처리하여 전달하는 입력신호 처리부들로 부터 신호를 전달받아 신호를 가공하여 출력신호 처리부들을 통하여 모니터에 출력신호를 보내는 가변 경로를 가지는 멀티미디어 스트림 제어기에 있어서, 호스트 버스로부터 어드레스와 데이터를 입력받아 구성 데이터와 칩 선택 신호를 발생시키는 구성 데이터 발생기 및 행렬 스위치 소자로 구성되어 상기 호스트 버스로부터 어드레스를 입력받고 상기 구성 데이터 발생기로부터 상기 칩 선택 신호와 상기 구성 데이터를 입력받아 상기 입력받은 신호에 따라 스위치를 접점하여 상기 입력신호 처리부들과 상기 출력신호 처리부들 사이의 경로를 변환시키는 미디어라우터 를 포함하는 데에 있으므로, 그 효과는 사용자가 원하는 오디오, 비디오 및 제어 신호들의 접속경로를 효율적으로 형성시켜, 호스트에서 접속경로를 나타내는 스위칭 데이터를 프로그램하여 스위치 소자에 구성 데이터를 직접 다운로드시켜, 멀티미디어 신호처리 소자들이 동작 중이더라도 원하는 멀티미디어 데이터 스트림의 경로를 가변시킬 수 있다는 데에 있다.
-
Patent Agency Ranking
-
公开(公告)号：KR1019960018942A
公开(公告)日：1996-06-17
申请号：KR1019940029928
申请日：1994-11-15
Applicant: 한국전자통신연구원
IPC: G09G5/10
Abstract: 본 발명은 비디오 데이터를 압축하면서 동시에 별개의 압축된 비디오 데이터를 입력 받아 복원할 수 있는 비디오 데이터의 압축/복원회로에 관한 것으로서 보다 상세하게는 아이비엠 피시호환기종에 장착되며 장치의 픽셀버스 인터페이스를 통하여 별도의 전처리장치로부터 영상의 밝기 성분과 색상 성분 데이터 포맷의 비디오데이터를 입력 받아 압축한 후 피시의 메모리에 저장한 수 있고 피시 인터페이스를 통하여 이미 압축된 비디오데이터를 입력 밖아 복원한 후 별도의 오버레이 장치나 비디오 출력장치로 영상의 밝기 성분과 색상 성분 데이터 포맷의 비디오 데이터를 출력하며 이러한 비디오 데이터의 압축과 복원을 각각 또는 동시에 수행할 수 있도록 한 것이다.
특정적인 구성으로는 영상의 밝기 성분과 색상 성분 데이터 라인과 비디오 데이터 동기신호 및 클럭 라인으로 구성되며 입력 비디오 데이터와 출력 비디오 데이터 각각을 위한 두개의 신호그룹을 갖는 픽셀버스 인터페이스부와, 상기 픽셀버스 인터페이스부에서 입력되는 영상의 밝기 성분과 색상 성분 데이터를 한 필드만큼 저장하는 필드 메모리부와, 상기 필드 메모리부에서 입력된 비디오 데이터의 크기를 줄여 주거나 동일한 크기로 재 출력해 주는 스케일러부와, 입력되는 클럭 및 비디오 데이터 동기신호를 이용하여 필드 메모리부와 스케일러부와 데이터 경로 제어부에서 사용하는 각종 동기 및 제어신호를 만들어내는 입력비디오 동기제어부와, 리스크 마이크로콘트롤러와 집적 메모리 접근 콘트롤러와 비디오 타이밍발생기와 호프만부호화 /복호화기 및 비디오전/후처리기를 내장하고 있으면서 비디오 데이터가 압축 또는 복원되는 경로를 제어하고 스케일러부에서 입력되는 비디오 데이터에 대하여 잡음 제거등의 전처리를 하며 알고리즘프로세서가 데이터를 압축하도록 관리하고 알고리즘프로세서에서의 압축결과를 호프만 부호화하여 출력하며 또한 피시로부터 입력되는 압축 비디오데이터를 호프만 복원화한 후 알고리즘프로세서가 데이터를 복원하도록 관리하고 복원된 비디오데이터는 후처리기에서 화면크기를 조정한 다음 비디오 타이밍발생기의 타이밍에 따라 출력하는 제1∼제2의 데이터 경로 제어부와, 상기 데이터 경로 제어부에서 출력되는 영상의 밝기 성분과 색상 성분 4 : 4 : 4포맷의 데이터를 영상의 밝기 성분과 색상 성분 4 : 2 : 2포맷의 비디오 데이터로 바꾸어 주기 위 하여 밝기성분과 색상성분의 데이터 값을 교대로 멀티플렉싱하는 제1∼제2의 밝기/색상멀티플렉서부와, 상기 픽셀버스인틱페이스부로부터 입력된 클럭과 비디오동기신호를 이용하여 출력되는 비디오 데이터의 동기신호를 만드는 출력 비디오 동기제어부와, 제1∼제2의 데이터 경로 제어부로부터 마이크로코드 수행에 대한 감시 및 제어명령신호를 받아 디지탈 데이터처리 형태로 마이크로 코드에 따른 압축/복원알고리즘 중 연산이 많은 부분의 수행을 담당하는 제1∼제2의 알고리즘 프로세서부와, 피시로부터 다운로드되어 제1~제2의 데이터 경로 제어부와 제1∼제2의 알고리즘 프로세서부를 거쳐 입력되는 마이크로코드를 저장하는 제1∼제2의 코드에스램부와, 처음 부팅시 필요한 부팅프로그램과 피시와의 데이터교환을 위해 필요한 프로그램은 저 하는 제1∼제2의 롬부와, 피시로부터 다운로드되는 상기 제1∼제2의 데이터 경로 제어부가 수행한 코드를 저장하는 제1∼제2의 에스램부와, 상기 제1∼제2의 데이타 경로 제어부와 제1∼제2의 알고리즘프로세서가 공통으로 사용하는 비디오 데이터가 저장되는 디램영역인 제1∼제2의 프레임 버퍼부와, 압출된 비디오 데이터를 피시에 전달해주기 위한 선입선출 메모리로서 제1의 데이터 경로 제어부에서 데이터가 출력되는 속도와 피시에서 데이터를 읽어가는 속도간의 차이를 버퍼링해 주는 압축 선입선출부와, 피시와 빠른 속도로 데이터를 교환하면서 피시의 주 프로세서의 동작방해를 최소화하기 위한 집적 메모리 접근 인터럽트 제어부와, 피시와 데이터 경로 제어부가 교환하는 데이터중 비디오 데이터를 제외한 모든 다른 데이터들을 완충시키는 입출력 버퍼부와, 피시와의 사이에서 교환되는 데이터를 제어하기 위한 입출력 제어신호들을 제어하는 입출력 제어부와, 복원하고자 하는 압출데이터를 피시에서 데이터 경로제어부로 전달해주기 위한 선입선출 메모리로서 데이터의 입출력 속도를 완충시켜 주는 제1∼제2의 복원 선입선출부로 구성함에 있다.-
公开(公告)号：KR1019950029958A
公开(公告)日：1995-11-24
申请号：KR1019940007779
申请日：1994-04-13
Applicant: 한국전자통신연구원
IPC: G06F13/36
Abstract: 본 발명은 응답기에 접근하고자 할때, 버스사용신청 부터 시작하여 사용 허가, 사용, 정보해독, 접수응답 등을 거쳐서 접근 가능한 데, 이러한 과정을 거쳐서 응답기에 접근하여 보니 응답기가 동작 중이어서 이 과정이 모두 헛되이 되고 처음부터 재시도 하여야 되는 경우가 빈번한데 이러한 것이 병렬처리 또는 다중처리 컴퓨터 시스템에서는 적지 않은 수행 속도의 저하 요인이 된다.
본 발명은 응답기에 접근을 시도하기 전에 요구기 자체에서 사전에 응답기의 응답가능상태를 확인한 후 응답 불능상태인 경우 접근을 연기하여 접근실패를 줄이는 것을 목적으로 하는 것으로, 어떤 하나의 요구기로 부터 시스템 버스(1)를 통하여 제공되는 주소를 해독하여 요구기가 어떤 응답기에 대해 접근을 요청하는 지를 판별하는 응답자 판별기(2)와, 해당 응답기의 응답상태가 응답기 동작 사이클 중 어느 상태에 있는 지를 감지하는 응답 상태 감지기(3)와, 해당 응답기의 응답을 보유하고 변경하는 응답 상태 저장기(4)와, 시스템 버스(1)의 동작 사이클 규격에 맞추어 응답자 판별기(2)와 응답 상태 감지기(3) 및 응답 상태 저장기(4)의 동작을 제어하는 버스 감지 상태 순차 제어(5)를 포함한다.-
-
公开(公告)号：KR1019950009415B1
公开(公告)日：1995-08-22
申请号：KR1019920023358
申请日：1992-12-04
Applicant: 한국전자통신연구원
IPC: H04L12/28
Abstract: The carrier-band modem is adopted in the mini-map network interface unit so that no external interface is necessary. The apparatus includes a carrier band modem(2) for communicating with a token bus controller(1) through data request channels and data identification channels, an amplifier unit for amplifying signals between the carrier band modem and the token bus controller, and a data decoder for providing clock signal to the carrier band modem.
Abstract translation: 微型地图网络接口单元采用载波调制解调器，无需外部接口。 该装置包括用于通过数据请求信道和数据识别信道与令牌总线控制器（1）通信的载波调制解调器（2），用于放大载频调制解调器和令牌总线控制器之间的信号的放大器单元，以及数据解码器 用于向载波调制解调器提供时钟信号。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.017 seconds)
