公开(公告)号：MX2020001436A

公开(公告)日：2020-03-20

申请号：MX2020001436

申请日：2018-09-20

Applicant: PANASONIC IP CORP AMERICA

Inventor： TADAMASA TOMA ,  TAKAHIRO NISHI ,  KIYOFUMI ABE ,  RYUICHI KANOH ,  TAKASHI HASHIMOTO

IPC: H04N19/52 ,  H04N19/105 ,  H04N19/146 ,  H04N19/156 ,  H04N19/167 ,  H04N19/436

Abstract: Un codificador (100) incluye circuitos (160) y la memoria (162). Usando la memoria (162), los circuitos (160): al codificar un bloque actual en un modo de predicción inter en el que un decodificador realiza la estimación de movimiento (modo de fusión en S201), deriva un primer vector de movimiento del bloque actual (S203); almacena, en la memoria (162), el primer vector de movimiento derivado; deriva un segundo vector de movimiento del bloque actual (S204); y genera una imagen de predicción del bloque actual realizando una compensación de movimiento usando el segundo vector de movimiento (S208). Al derivar el primer vector de movimiento, el primer vector de movimiento del bloque actual es derivado usando un primer vector de movimiento de un bloque procesado.

公开(公告)号：BRPI0303342B1

公开(公告)日：2019-07-02

申请号：BRPI0303342

申请日：2003-02-26

Applicant: MATSUSHITA ELECTRIC IND CO LTD ,  PANASONIC CORP ,  PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  MAKOTO HAGAI ,  SATOSHI KONDO ,  SHINYA KADONO

IPC: H04N19/102 ,  H04N19/103 ,  G06T9/00 ,  H03M7/36 ,  H04N19/105 ,  H04N19/109 ,  H04N19/114 ,  H04N19/137 ,  H04N19/139 ,  H04N19/176 ,  H04N19/196 ,  H04N19/423 ,  H04N19/50 ,  H04N19/51 ,  H04N19/573 ,  H04N19/577 ,  H04N19/91

Abstract: "método de codificação de filme e método de decodificação de filme". uma unidade de controle de codificação (110) e uma unidade de seleção de modo (109) são incluídas. a unidade de controle de codificação (110) determina a ordem de codificação para uma pluralidade de imagens tipo b consecutivas localizadas entre as imagens tipo 1 e as imagens tipo p, de modo que a imagem tipo b cuja distância cronológica a partir de duas imagens previamente codificadas é mais distante na ordem de exibição, seja codificada por prioridade, de modo a reordenarem as imagens tipo b na ordem de codificação. quando um bloco atual é codificado em modo direto, a unidade de seleção de modo 109 escalona um vetor de movimento para frente de um bloco, o qual é incluído em uma imagem de referência para trás de uma imagem atual e co-localizado com o bloco atual, de modo a gerarem vetores de movimento do bloco atual, se o vetor de movimento para frente tiver sido usado para a codificação do bloco co-localizado.

公开(公告)号：BRPI0304558B1

公开(公告)日：2018-02-27

申请号：BRPI0304558

申请日：2003-04-16

Applicant: GODO KAISHA IP BRIDGE 1 ,  MATSUSHITA ELECTRIC IND CO LTD ,  PANASONIC CORP ,  PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  MAKOTO HAGAI ,  SATOSHI KONDO ,  SHINYA KADONO

IPC: H04N19/13 ,  H04N19/134 ,  H03M7/40 ,  H03M7/42 ,  H03M7/46 ,  H04N19/136 ,  H04N19/189 ,  H04N19/196 ,  H04N19/423 ,  H04N19/48 ,  H04N19/60 ,  H04N19/91 ,  H04N19/93

Abstract: "método de codificação de comprimento variável e método de decodificação de comprimento variável". a invenção refere-se a um método de codificação de comprimento variável é constituído por: uma etapa de varredura de valor de coeficiente na qual uma unidade de geração de seqüência de rl 203, uma unidade de reordenação 202 e uma unidade de binarização 203 varrem valores de coeficiente dentro de um bloco em uma ordem de varredura predeterminada que começa em um componente de freqüência mais alta em direção a um componente de freqüência mais baixa; e uma etapa de codificação aritmética na qual uma unidade de codificação aritmética 205 e uma unidade de armazenagem de tabela 204 executam codificação aritmética nos valores absolutos dos valores de coeficiente de acordo com a ordem de varredura usada na etapa de varredura de valor de coeficiente, mediante a comutação entre tabelas de probabilidades 1 ~ 4 para uso em que, na etapa de codificação aritmética, uma tabela de probabilidades a ser usada é comutada para uma outra tabela de probabilidades em uma direção, quando os valores absolutos codificados aritmeticamente dos valores de coeficiente incluem um valor absoluto que ultrapassa um valor limite predeterminado.

公开(公告)号：BRPI0304543B1

公开(公告)日：2018-02-14

申请号：BRPI0304543

申请日：2003-04-16

Applicant: GODO KAISHA IP BRIDGE 1 ,  MATSUSHITA ELECTRIC IND CO LTD ,  PANASONIC CORP ,  PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  MAKOTO HAGAI ,  SATOSHI KONDO ,  SHINYA KADONO

IPC: H04N19/13 ,  H04N19/136 ,  H03M7/40 ,  H04N19/176 ,  H04N19/189 ,  H04N19/196 ,  H04N19/423 ,  H04N19/60 ,  H04N19/91

Abstract: "método de codificação de comprimento variável e método de decodificação de comprimento variável". a presente invenção refere-se a um método de codificação de comprimento variável para a codificação de coeficientes em cada bloco, os quais são obtidos pela realização de uma transformação de freqüência em dados de imagem de uma imagem em movimento por bloco, tendo um tamanho predeterminado, e compreende: uma etapa de varredura de coeficiente para varredura dos coeficientes no bloco em uma ordem predeterminada; e uma etapa de codificação para codificação dos coeficientes varridos na etapa de varredura de coeficiente em códigos de comprimento variável, em uma ordem predeterminada pela alternância de uma pluralidade de tabelas a serem usadas para a codificação. aqui, uma direção de alternância entre as tabelas pode ser unidirecional. também, a codificação pode ser uma codificação não-aritmética.

公开(公告)号：BRPI0302966B1

公开(公告)日：2018-02-14

申请号：BRPI0302966

申请日：2003-01-31

Applicant: GODO KAISHA IP BRIDGE 1 ,  MATSUSHITA ELECTRIC IND CO LTD ,  PANASONIC CORP ,  PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  MAKOTO HAGAI ,  SATOSHI KONDO ,  SHINYA KADONO

IPC: H04N19/105 ,  H04N19/114 ,  G06T9/00 ,  H04N19/00 ,  H04N19/107 ,  H04N19/115 ,  H04N19/134 ,  H04N19/136 ,  H04N19/149 ,  H04N19/156 ,  H04N19/162 ,  H04N19/423 ,  H04N19/426 ,  H04N19/46 ,  H04N19/50 ,  H04N19/503 ,  H04N19/51 ,  H04N19/573 ,  H04N19/593 ,  H04N19/70

Abstract: "método de codificação de imagem em movimento e método de decodificação de imagem em movimento". a presente invenção refere-se a um aparelho de codificação de filme (10a) de acordo com a presente invenção, que inclui um analisador de nível (100a), que decide o número máximo de pixels intraquadro, o qual pode ser codificado (nfpx) e o número máximo de pixels de armazenamento os quais podem ser armazenados em uma memória de ilustração de um aparelho de decodificação (nspx) com base em um identificador de nível (lst), que indica um nível de codificação que é projetado pelo usuário, desse modo julgando-se se a codificação de uma imagem de entrada é possível ou não e calculando-se o número máximo de ilustrações de referência (nrpn) como o número de ilustrações candidatas a referência as quais podem ser referidas em uma codificação de predição interilustração, com base no número máximo de pixels intraquadro (nfpx) e o tamanho de imagem de entrada (o número de pixels verticais (nhpx) e o número de pixels horizontais (nwpx). um aparelho de decodificação para o qual um fluxo de bits a partir do aparelho de codificação de filme (10a) é suprido sempre pode decodificar o fluxo de bits satisfatoriamente, e realizar uma decodificação de predição interilustração correspondente à codificação de predição interilustração ao término da codificação. conseqüentemente, áreas de memória de um aparelho de codificação e de um aparelho de decodificação, que são adaptadas a um método de codificação no qual não há restrição quanto à capacidade da área de memória, podem ser projetadas.

公开(公告)号：PT3051814T

公开(公告)日：2017-10-04

申请号：PT16156344

申请日：2003-02-26

Applicant: PANASONIC IP CORP AMERICA

Inventor： SATOSHI KONDO ,  KADONO SHINYA ,  MAKOTO HAGAI ,  KIYOFUMI ABE

IPC: H04N19/102 ,  H04N19/105 ,  G06T9/00 ,  H03M7/36 ,  H04N19/103 ,  H04N19/107 ,  H04N19/109 ,  H04N19/114 ,  H04N19/127 ,  H04N19/136 ,  H04N19/137 ,  H04N19/139 ,  H04N19/157 ,  H04N19/16 ,  H04N19/172 ,  H04N19/176 ,  H04N19/196 ,  H04N19/423 ,  H04N19/43 ,  H04N19/44 ,  H04N19/46 ,  H04N19/50 ,  H04N19/51 ,  H04N19/573 ,  H04N19/577 ,  H04N19/58 ,  H04N19/61 ,  H04N19/70 ,  H04N19/91

公开(公告)号：PT2293581T

公开(公告)日：2016-11-14

申请号：PT10187151

申请日：2003-01-08

Applicant: PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  SATOSHI KONDO ,  SHINYA KADONO ,  MAKOTO HAGAI

IPC: H04N19/51 ,  H04N19/52 ,  H03M7/36 ,  H04N19/105 ,  H04N19/423 ,  H04N19/50 ,  H04N19/61 ,  H04N19/625

公开(公告)号：BR112022015618A2

公开(公告)日：2022-09-27

申请号：BR112022015618

申请日：2021-02-25

Applicant: PANASONIC IP CORP AMERICA

Inventor： HAI WEI SUN ,  CHONG SOON LIM ,  HAN BOON TEO ,  JING YA LI ,  CHE WEI KUO ,  CHU TONG WANG ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

IPC: H04N19/70 ,  H04N19/86

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuito e memória acoplada ao circuito; armazena um primeiro parâmetro em um fluxo de bits, o primeiro parâmetro indicando se um elemento de sintaxe relacionado a um deslocamento de ferramenta de croma está presente no fluxo de bits (S201); quando o primeiro parâmetro indica que o elemento de sintaxe está presente no fluxo de bits (Sim em S202), (i) armazena, no fluxo de bits, um ou mais segundos parâmetros que são usados na filtragem de desbloqueio para uma amostra de croma de uma imagem atual, em adição ao elemento de sintaxe (S203), (ii) realiza a filtragem de desbloqueio usando um ou mais segundos parâmetros e (iii) codifica a imagem atual (S204); e quando o primeiro parâmetro indica que o elemento de sintaxe não está presente no fluxo de bits (Não em S202), codifica a imagem atual sem armazenar um ou mais segundos parâmetros no fluxo de bits (S205).

公开(公告)号：BR112022015270A2

公开(公告)日：2022-09-20

申请号：BR112022015270

申请日：2021-02-05

Applicant: PANASONIC IP CORP AMERICA

Inventor： MASATO OHKAW ,  HIDEO SAITOU ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

IPC: H04N19/117 ,  H04N19/159 ,  H04N19/176 ,  H04N19/186 ,  H04N19/86

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplados ao circuito. Em operação, o circuito realiza um processo de determinação para determinar uma força de limite para controlar a filtragem de desbloqueio a ser aplicada a um limite de bloco em uma imagem reconstruída gerada (S311). O processo de determinação inclui um processo de configuração de configuração da força de limite para o segundo valor em um caso onde um modo de codificação fora de um modo de codificação de um bloco atual e um modo de codificação de um bloco vizinho do bloco atual é diferente do outro modo de codificação fora do modo de codificação do bloco atual e o modo de codificação do bloco vizinho. O um modo de codificação e o outro modo de codificação são os de um modo de cópia intrabloco, um modo de paleta e um modo inter. O processo de configuração é realizado quando o bloco atual é um bloco de luma e não é realizado quando o bloco atual é um bloco de croma.

公开(公告)号：BR122022013315A2

公开(公告)日：2022-09-13

申请号：BR122022013315

申请日：2021-02-01

Applicant: PANASONIC IP CORP AMERICA

Inventor： TAKAHIRO NISHI ,  TADAMASA TOMA ,  KIYOFUMI ABE

IPC: H04N19/30 ,  H04N19/597 ,  H04N19/70

Abstract: CODIFICADOR, DECODIFICADOR E MEIO LEGÍVEL POR COMPUTADOR NÃO TRANSITÓRIO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória conectados ao mesmo. Em operação, o circuito: alterna entre codificar um primeiro sinalizador, de acordo com o uso de um esquema de codificação multicamada para codificar uma ou mais imagens, o primeiro sinalizador indicando se é permitido o uso de uma ou mais imagens de referência intercamadas para previsão intercamadas.