公开(公告)号：JP2006205352A

公开(公告)日：2006-08-10

申请号：JP2006013513

申请日：2006-01-23

Applicant: Samsung Electronics Co Ltd ,  三星電子株式会社Samsung Electronics Co.,Ltd.

Inventor： LEE CHANG-SEUNG ,  KA HEICHU

IPC: B81C1/00

CPC classification number: B81C1/0092 ,  B81B2201/0214 ,  B81B2201/0271 ,  B81B2201/058 ,  B81B2203/0118 ,  B81B2203/0127 ,  B81C1/00047 ,  B81C1/00952 ,  B81C2201/0115

Abstract: PROBLEM TO BE SOLVED: To form a cantilever structure directly on a porous layer without depositing a membrane layer by forming the cantilever on the membrane layer, and then etching the membrane layer so as to manufacture the cantilever structure floating off a cavity, and form a fluid channel comprising at least one inlet hole and at least one outlet hole formed in the porous layer and the membrane layer through the structure to be sealed.
SOLUTION: In this method for manufacturing the MEMS structure, an upper part of a substrate is formed of the porous layer as a range for forming the cavity is eliminated, the substrate under the porous layer is etched in prescribed thickness to form the cavity, the membrane layer is formed on an upper surface of the substrate to seal the cavity, and the structure is formed on the membrane layer.
COPYRIGHT: (C)2006,JPO&NCIPI

Abstract translation: 要解决的问题：为了通过在膜层上形成悬臂而不形成膜层而直接在多孔层上形成悬臂结构，然后蚀刻膜层以制造从腔体浮出的悬臂结构， 并且形成流体通道，该通道包括至少一个入口孔和形成在所述多孔层中的至少一个出口孔和通过待密封结构的膜层。 解决方案：在用于制造MEMS结构的方法中，由多孔层形成衬底的上部，消除了形成空腔的范围，将多孔层下的衬底以规定厚度蚀刻形成 在膜的上表面上形成膜层以密封空腔，并且在膜层上形成该结构。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP2005515081A

公开(公告)日：2005-05-26

申请号：JP2003562022

申请日：2003-01-16

Applicant: エヌシーエスアール“デモクリトス”−インスティテュート オブ マイクロエレクトロニクスNcsr“Demokritos”−Institute Of Microelectronics ,  ナシオプールー、アンドロウラ ジー.NASSIOPOULOU,Androula,G.

Inventor： カルツァス、グリゴリス ,  ジー． ナシオプールー、アンドロウラ ,  ニコラオス パゴニス、ディミトリオス

IPC: G01K13/02 ,  B81B1/00 ,  B81B3/00 ,  B81C1/00 ,  G01F1/684 ,  G01K7/01 ,  G01K7/02

CPC classification number: B81C1/00071 ,  B81B2201/058 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C2201/0114 ,  B81C2201/0115 ,  G01F1/6845 ,  G01K7/028

Abstract: 本発明は、特性の改良された微細化シリコン熱フローセンサを、基本的にヒータ（４）の各側の２つの集積化された一連の熱電対列（６，７）を使用することによって提供するものであり、これらの熱電対列は全て、空洞（３）の最上部の多孔質シリコン膜（２）の上に集積化される。 空洞（３）を下に配する多孔質シリコン（２）はセンサ素子にとっての非常に良好な熱絶縁となって、ヒータ（４）を所定温度に維持するために必要な電力が非常に小さくなる。 空洞（３）を下に配する多孔質シリコン膜（２）の形成プロセスは２工程の単一電気化学プロセスである。 このプロセスは、陽極電流が比較的低いときに多孔質シリコン形成局面にあり、それに対してこの電流が所定値を超えるときに電気研磨局面に移る、という現象を基本に行われる。 このプロセスは低電流で始まって多孔質シリコン（２）が形成され、そして次に電気研磨状態に遷移して下に空洞（３）が形成される。 フローセンサ、ガスセンサ、ＩＲ検出器、湿度センサ及び熱電式発電機のような種々のタイプの熱センサ素子を、本発明が提案する方法を使用して記載する。 さらに本発明は、マイクロ流体チャネル（１６）を多孔質シリコン（１７）及び空洞（１６）を形成する方法と同じ技術を使用して形成する方法を提供する。

公开(公告)号：KR1020100051591A

公开(公告)日：2010-05-17

申请号：KR1020097024739

申请日：2008-04-28

Applicant: 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 ,  더 오하이오 스테이트 유니버시티 리서치 파운데이션

Inventor： 페라리마우로 ,  리우쉬에우 ,  청밍-청 ,  치아피니치로

IPC: C01B33/12 ,  B82B1/00 ,  B82Y40/00

CPC classification number: A61K9/0097 ,  A61K9/1611 ,  A61K9/1694 ,  B81C99/008 ,  B81C2201/0115 ,  B82Y30/00 ,  C01P2004/03 ,  C01P2004/61 ,  C01P2004/62 ,  C01P2006/14 ,  C09C1/30 ,  C09C1/3081

Abstract: Provided is a particle that includes a first porous region and a second porous region that differs from the first porous region. Also provided is a particle that has a wet etched porous region and that does have a nucleation layer associated with wet etching. Methods of making porous particles are also provided.

Abstract translation: 提供了包括与第一多孔区域不同的第一多孔区域和第二多孔区域的颗粒。 还提供了具有湿蚀刻多孔区域并且确实具有与湿蚀刻相关联的成核层的颗粒。 还提供了制造多孔颗粒的方法。

公开(公告)号：KR1020060089314A

公开(公告)日：2006-08-09

申请号：KR1020050009916

申请日：2005-02-03

Applicant: 삼성전자주식회사

Inventor： 이창승

IPC: B81C99/00

CPC classification number: B81C1/00111 ,  A61M37/0015 ,  A61M2037/0053 ,  B81B2201/055 ,  B81C2201/0115

Abstract: 마이크로 니들 어레이 제조방법이 개시된다. 개시된 본 발명에 따른 마이크로 니들 어레이 제조방법은, 제 1 표면 및 제 1 표면과 소정 간격 이격된 제 2 표면을 갖는 기판을 준비한 후, 제 1 표면을 패터닝 하여 마이크로 니들 몸체의 형상을 형성시킨다. 그리고, 다공성 실리콘 공정에 의해 제 2 표면에서부터 제 1 표면을 관통하는 미세통로를 형성시킨 후, 다수의 미세통로를 통합하여 마이크로 니들의 몸체와 채널을 형성시킨다.
마이크로 니들, 채널, 몸체, 가로 세로 비, 실리콘, 실리콘 옥사이드, 다공성 실리콘

公开(公告)号：KR1020040017852A

公开(公告)日：2004-02-27

申请号：KR1020047001817

申请日：2002-07-25

Applicant: 로베르트 보쉬 게엠베하

Inventor： 벤첼후베르트 ,  베버헤리베르트 ,  아트만한스 ,  판넥토어스텐 ,  샤퍼프랑크

IPC: H01L29/78

CPC classification number: B81C1/00182 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C2201/0115 ,  B81C2201/0136 ,  G01L9/0042 ,  H01L21/02203

Abstract: In a method for manufacturing a semiconductor component having a semiconductor substrate, a flat, porous diaphragm layer and a cavity underneath the porous diaphragm layer are produced to form unsupported structures for a component. In a first approach, the semiconductor substrate may receive a doping in the diaphragm region that is different from that of the cavity. This permits different pore sizes and/or porosities to be produced, which is used in producing the cavity for improved etching gas transport. Also, mesopores may be produced in the diaphragm region and nanopores may be produced as an auxiliary structure in what is to become the cavity region.

Abstract translation: 在用于制造具有半导体衬底的半导体部件的方法中，制造多孔隔膜层下面的平坦的多孔隔膜层和空腔以形成用于部件的无支撑结构。 在第一种方法中，半导体衬底可以在隔膜区域中接收不同于空腔的掺杂。 这允许产生不同的孔尺寸和/或孔隙率，其被用于生产用于改善蚀刻气体输送的空腔。 而且，可以在隔膜区域中产生中孔，并且可以在将成为空腔区域的情况下将纳米孔作为辅助结构产生。

公开(公告)号：TW201027641A

公开(公告)日：2010-07-16

申请号：TW098145735

申请日：2009-12-30

Applicant: 精材科技股份有限公司

Inventor： 劉建宏

IPC: H01L

CPC classification number: B81C1/00325 ,  B81B2207/092 ,  B81B2207/097 ,  B81C1/00301 ,  B81C2201/0115 ,  B81C2203/0118 ,  H01L21/6835 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/29 ,  H01L24/32 ,  H01L24/83 ,  H01L24/93 ,  H01L2221/68304 ,  H01L2221/68331 ,  H01L2221/6834 ,  H01L2221/68372 ,  H01L2221/68377 ,  H01L2221/68386 ,  H01L2224/02313 ,  H01L2224/02371 ,  H01L2224/0239 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/11009 ,  H01L2224/11019 ,  H01L2224/1132 ,  H01L2224/11462 ,  H01L2224/11849 ,  H01L2224/13022 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/29007 ,  H01L2224/29011 ,  H01L2224/2919 ,  H01L2224/32225 ,  H01L2224/83191 ,  H01L2224/8385 ,  H01L2224/93 ,  H01L2924/0001 ,  H01L2924/01013 ,  H01L2924/01021 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01059 ,  H01L2924/01075 ,  H01L2924/014 ,  H01L2924/10156 ,  H01L2924/12041 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15151 ,  H01L2924/15788 ,  H01L2224/0231 ,  H01L2224/11 ,  H01L2224/13099 ,  H01L2924/00

Abstract: 本發明提供一種電子元件封裝體及其製作方法,上述電子元件封裝體,包括一感測晶片,上述感測晶片的一上表面包括一感測薄膜;一具有開口結構之蓋板,覆蓋上述感測晶片的上述上表面,上述蓋板與上述感測晶片之間於對應上述感測薄膜位置上包括一連通上述開口結構之間隙;一間隔層,介於上述蓋板與上述感測晶片之間且圍繞著上述間隙,其中上述間隔層與上述感測薄膜水平方向之間包括一應力緩衝區。

Abstract in simplified Chinese: 本发明提供一种电子组件封装体及其制作方法,上述电子组件封装体,包括一传感芯片,上述传感芯片的一上表面包括一传感薄膜;一具有开口结构之盖板,覆盖上述传感芯片的上述上表面,上述盖板与上述传感芯片之间于对应上述传感薄膜位置上包括一连通上述开口结构之间隙;一间隔层,介于上述盖板与上述传感芯片之间且围绕着上述间隙,其中上述间隔层与上述传感薄膜水平方向之间包括一应力缓冲区。

公开(公告)号：TW201409583A

公开(公告)日：2014-03-01

申请号：TW102123941

申请日：2013-07-04

Applicant: 格羅方德半導體私人有限公司 ,  GLOBALFOUNDRIES SINGAPORE PTE. LTD.

Inventor： 柯拉卡 拉馬 科瑞那 ,  KOTLANKA, RAMA KRISHNA ,  庫馬 拉蓋 ,  KUMAR, RAKESH ,  奇拉瑞卡凡德 沙卡拉皮拉 皮瑞馬奇德拉 ,  CHIRAYARIKATHUVEEDU SANKARAPILAI, PREMACHANDRAN ,  林華茂 ,  LIN, HUAMAO ,  葉哈卡 皮拉迪 ,  YELEHANKA, PRADEEP

IPC: H01L21/50

CPC classification number: B81B7/0006 ,  B81C1/00269 ,  B81C3/001 ,  B81C2201/0115 ,  H01L21/50 ,  H01L23/481 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本發明涉及一種使用多孔化表面用於製造堆疊結構的接合方法，其中，揭露有具有至少一個多孔化表面的接合裝置。多孔化製程將奈米多孔性孔洞帶進裝置接合表面的微結構。多孔化材料的材料特性比非多孔化材料軟。對於相同的接合條件，與非多孔化材料相比較，多孔化接合表面的使用得強化接合介面的接合強度。

Abstract in simplified Chinese: 本发明涉及一种使用多孔化表面用于制造堆栈结构的接合方法，其中，揭露有具有至少一个多孔化表面的接合设备。多孔化制程将奈米多孔性孔洞带进设备接合表面的微结构。多孔化材料的材料特性比非多孔化材料软。对于相同的接合条件，与非多孔化材料相比较，多孔化接合表面的使用得强化接合界面的接合强度。

公开(公告)号：TW201722838A

公开(公告)日：2017-07-01

申请号：TW105124633

申请日：2016-08-03

Applicant: 尼瓦克斯 法爾公司 ,  NIVAROX-FAR S. A.

Inventor： 杜包斯 菲利浦 ,  DUBOIS, PHILIPPE

IPC: B81B7/00 ,  B81C1/00

CPC classification number: G04B15/14 ,  B81B3/007 ,  B81B2201/035 ,  B81C1/0038 ,  B81C1/00539 ,  B81C1/00547 ,  B81C1/00714 ,  B81C1/00992 ,  B81C2201/0115 ,  C09K13/00 ,  C09K13/08 ,  C23C14/0611 ,  C23C14/0652 ,  C23C14/10 ,  C23C14/12 ,  C23C16/0254 ,  C23C16/45525 ,  C25F3/02 ,  C25F3/12 ,  G04D3/0069

Abstract: 一種用於從矽基基底(1)開始製造微機械時計零件的方法，其依序包括以下的步驟：a)在矽基基底(1)的表面的至少一部分的表面上形成確定深度的細孔(2)；b)以選自金剛石、類鑽碳(DLC)、氧化矽、氮化矽、陶瓷、聚合物及其混合物之材料完全地填充細孔(2)，以在細孔(2)中形成厚度至少相當於細孔(2)的深度的所述材料的層。 本發明亦關於一種微機械時計零件，其包括矽基基底(1)，矽基基底(1)在矽基基底(1)的表面的至少一部分的表面上具有確定深度的細孔(2)，細孔(2)被選自金剛石、類鑽碳(DLC)、氧化矽、氮化矽、陶瓷、聚合物及其混合物之材料的層完全地填充，所述材料的層的厚度至少相當於細孔(2)的深度。

Abstract in simplified Chinese: 一种用于从硅基基底(1)开始制造微机械时计零件的方法，其依序包括以下的步骤：a)在硅基基底(1)的表面的至少一部分的表面上形成确定深度的细孔(2)；b)以选自金刚石、类钻碳(DLC)、氧化硅、氮化硅、陶瓷、聚合物及其混合物之材料完全地填充细孔(2)，以在细孔(2)中形成厚度至少相当于细孔(2)的深度的所述材料的层。 本发明亦关于一种微机械时计零件，其包括硅基基底(1)，硅基基底(1)在硅基基底(1)的表面的至少一部分的表面上具有确定深度的细孔(2)，细孔(2)被选自金刚石、类钻碳(DLC)、氧化硅、氮化硅、陶瓷、聚合物及其混合物之材料的层完全地填充，所述材料的层的厚度至少相当于细孔(2)的深度。

公开(公告)号：JP2018534135A

公开(公告)日：2018-11-22

申请号：JP2018522650

申请日：2016-10-31

Applicant: シンポアー インコーポレイテッド ,  ジ ユニバーシティ オブ オタワ

Inventor： クリストファー シー ストリーマー ,  ジョシュア ジェイ ミラー ,  ジョン−ポール エス デザーモ ,  ジェームズ エー ルーシー ,  カイル ブリッグス ,  ヴィンセント タバード−コッサ

IPC: B01D61/24 ,  A61M1/16 ,  B01D69/06

CPC classification number: B01D67/0062 ,  B01D61/243 ,  B01D69/02 ,  B01D69/12 ,  B01D71/02 ,  B01D71/021 ,  B01D71/027 ,  B01D2325/028 ,  B81B2201/058 ,  B81B2203/0315 ,  B81B2203/0338 ,  B81B2203/0353 ,  B81C1/00119 ,  B81C2201/0115 ,  C12M25/02 ,  C12M33/14 ,  G01N1/34 ,  G03F7/0015

Abstract: 1つ又は複数の流体キャビティと接触している1つ又は複数の懸架ナノ多孔膜を含むモノリシック構造体、その製造方法、及びその典型的な使用を提供する。モノリシック構造体は、膜透過エッチングを用いて形成することができる。モノリシック構造体は、例として、実験室、産業及び医療プロセスにおいて、ミクロ流体デバイス、透析デバイス、及び濃縮デバイスにてフィルタ及び濾過モジュールとして用いることができる。

公开(公告)号：JP6259502B2

公开(公告)日：2018-01-10

申请号：JP2016173423

申请日：2016-09-06

Applicant: ニヴァロックス−ファー ソシエテ アノニム

Inventor： デュボワ,フィリップ

IPC: B81C1/00 ,  G04B15/14

CPC classification number: G04B15/14 ,  B81B3/007 ,  B81B2201/035 ,  B81C1/0038 ,  B81C1/00539 ,  B81C1/00547 ,  B81C1/00714 ,  B81C1/00992 ,  B81C2201/0115 ,  C09K13/00 ,  C09K13/08 ,  C23C14/0611 ,  C23C14/0652 ,  C23C14/10 ,  C23C14/12 ,  C23C16/0254 ,  C23C16/45525 ,  C25F3/02 ,  C25F3/12 ,  G04D3/0069