公开(公告)号：CN117334635A

公开(公告)日：2024-01-02

申请号：CN202310760517.X

申请日：2023-06-26

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  李基硕 ,  具炳周

IPC: H01L21/768 ,  H01L21/66

Abstract: 公开了一种半导体制造方法，包括：形成第一导电结构和第二导电结构；测量第一导电结构和第二导电结构之间的未对准值；基于测量的未对准值从一组掩模版中选择掩模版；以及使用选择的掩模版形成将第一导电结构电连接到第二导电结构的连接导电结构。

公开(公告)号：CN117133709A

公开(公告)日：2023-11-28

申请号：CN202310448291.X

申请日：2023-04-24

Applicant: 三星电子株式会社

Inventor： 李蕙兰 ,  安浚赫 ,  李基硕

IPC: H01L21/74 ,  H10B12/00

Abstract: 一种集成电路装置包括：衬底，其包括有源区域和字线沟槽；字线，其在字线沟槽中在第一水平方向上纵向地延伸；埋置绝缘层，其位于字线上；导电插塞，其位于衬底上；以及焊盘结构，其位于衬底上，并且具有与有源区域的顶表面接触的部分和与导电插塞接触的部分。焊盘结构包括：导电焊盘，其具有与有源区域的顶表面接触的底表面；以及焊盘间隔件，其与导电焊盘的侧壁接触，并且在与第一水平方向正交的第二水平方向上突出超过字线沟槽的内侧壁，使得焊盘间隔件与字线沟槽中的字线的一部分竖直地重叠。

公开(公告)号：CN116896869A

公开(公告)日：2023-10-17

申请号：CN202310026104.9

申请日：2023-01-09

Applicant: 三星电子株式会社

Inventor： 金孝燮 ,  李基硕 ,  李明东 ,  金钟珉 ,  金熙中 ,  李志勋 ,  李泓濬

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括：器件隔离图案，设置在基底上以提供第一有源部分和第二有源部分；第一存储节点垫，设置在第一有源部分上；第二存储节点垫，设置在第二有源部分上；垫分离图案，设置在第一存储节点垫与第二存储节点垫之间；字线，设置在基底中以与第一有源部分和第二有源部分交叉；位线，设置在垫分离图案上并与字线交叉；缓冲层，设置在垫分离图案上；以及掩模多晶硅图案，置于缓冲层与位线之间，其中，掩模多晶硅图案的侧表面与位线的侧表面基本对齐，并且掩模多晶硅图案与垫分离图案竖直地叠置。

公开(公告)号：CN108206181B

公开(公告)日：2023-07-25

申请号：CN201711383470.0

申请日：2017-12-20

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金大益 ,  黄有商 ,  金奉秀 ,  朴济民

IPC: H01L27/02 ,  H10B12/00

Abstract: 本发明提供了一种半导体装置。所述半导体装置包括：衬底，其包括单元有源区和外围有源区；直接接触件，其排列在形成在所述衬底上的单元绝缘图案上，并且连接至所述单元有源区；位线结构，其包括与所述直接接触件的侧表面接触的薄导电图案；以及外围栅极结构，其位于所述外围有源区。所述外围栅极结构包括外围栅极绝缘图案和外围栅极导电图案的堆叠结构，所述薄导电图案包括第一材料，并且所述外围栅极导电图案包括所述第一材料，并且所述薄导电图案的上表面的水平比所述外围栅极导电图案的上表面的水平更低。

公开(公告)号：CN116234317A

公开(公告)日：2023-06-06

申请号：CN202211478284.6

申请日：2022-11-23

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  李基硕

IPC: H10B41/30 ,  H10B41/40 ,  H10B41/50 ,  H10B41/20 ,  H10B43/30 ,  H10B43/40 ,  H10B43/50 ,  H10B43/20

Abstract: 根据本发明构思的一些实施例，半导体存储器件包括：多个模制绝缘层，位于衬底上并且彼此间隔开；多个半导体图案，分别位于所述多个模制绝缘层中的彼此相邻的模制绝缘层之间；多个栅电极，位于所述多个半导体图案中的相应的半导体图案上；信息存储元件，包括电连接到所述多个半导体图案中的每一者的第一电极、位于第一电极上的第二电极以及位于第一电极和第二电极之间的电容器电介质膜；位线，位于衬底上并且接触半导体图案；以及绝缘缓冲膜，位于第一电极和第二电极之间，并且位于所述多个模制绝缘层中的相应的模制绝缘层的侧壁上。

公开(公告)号：CN109524383B

公开(公告)日：2023-05-30

申请号：CN201811091300.X

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李明东 ,  金熙中 ,  金桐 ,  金奉秀 ,  朴硕韩 ,  安佑松 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

公开(公告)号：CN115394774A

公开(公告)日：2022-11-25

申请号：CN202210569674.8

申请日：2022-05-24

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  李基硕 ,  李元锡 ,  柳民泰 ,  朴玄睦 ,  宋宇彬 ,  柳成原

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种半导体器件包括：导电线，在衬底上在第一方向上延伸；绝缘图案层，在衬底上并具有在第二方向上延伸的沟槽，沟槽具有扩展到导电线中的扩展部分；沟道层，在沟槽的相对的侧壁上并连接到导电线的由沟槽暴露的区域；第一栅电极和第二栅电极，在沟道层上并分别沿着沟槽的相对的侧壁；栅极绝缘层，在沟道层与第一和第二栅电极之间；掩埋绝缘层，在沟槽内在第一栅电极和第二栅电极之间；以及第一接触和第二接触，分别被掩埋在绝缘图案层中并分别连接到沟道层的上部区域。

公开(公告)号：CN108155173B

公开(公告)日：2022-10-14

申请号：CN201711261582.9

申请日：2017-12-04

Applicant: 三星电子株式会社

Inventor： 洪镇宇 ,  金大益 ,  尹灿植 ,  李基硕 ,  韩东珉 ,  张成豪 ,  黄有商 ,  金奉秀 ,  朴济民

IPC: H01L23/50 ,  H01L27/088

Abstract: 一种半导体器件包括基板，该基板包括包含单元有源区域的单元阵列区域。绝缘图案在基板上。绝缘图案包括暴露单元有源区域并且延伸到单元有源区域中的直接接触孔。直接接触导电图案在直接接触孔中并且连接到单元有源区域。位线在绝缘图案上。位线连接到直接接触导电图案并且在垂直于绝缘图案的上表面的方向上延伸。绝缘图案包括包含非金属基电介质材料的第一绝缘图案和在第一绝缘图案上的第二绝缘图案。第二绝缘图案包括具有比第一绝缘图案的介电常数高的介电常数的金属基电介质材料。

公开(公告)号：CN109154879B

公开(公告)日：2022-09-27

申请号：CN201780030523.2

申请日：2017-05-12

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  田敬薰 ,  洪道义 ,  金晟基 ,  朴晟一 ,  河昌民

IPC: G06F3/0488 ,  G06F3/04845

Abstract: 提供了一种具有触摸屏的电子设备中处理输入的方法。该方法包括：识别与通过触摸屏检测到的触摸输入的面积相对应的几何图形的属性信息，基于存储的用户输入区分规则，根据属性信息确定用户输入，以及执行与所确定的用户输入相对应的功能。

公开(公告)号：CN114121968A

公开(公告)日：2022-03-01

申请号：CN202110483367.3

申请日：2021-04-30

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  金恩知 ,  文钟淏 ,  文泂烈 ,  俞瀚植 ,  李基硕 ,  郑承宰 ,  安泰炫 ,  韩相然 ,  黄有商

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

Abstract: 提供了三维半导体存储器装置。所述三维半导体存储器装置可以包括：第一基底，包括位线连接区和字线连接区；单元阵列结构，位于第一基底上；第二基底，包括第一核心区和第二核心区，第一核心区与位线连接区叠置，第二核心区与字线连接区叠置；以及外围电路结构，位于第二基底上。