包括集成标准单元结构的集成电路

    公开(公告)号:CN112885829B

    公开(公告)日:2024-12-03

    申请号:CN202011256628.X

    申请日:2020-11-11

    Abstract: 提供了一种包括集成标准单元结构的集成电路。所述集成电路包括:第一标准单元,包括第一p型晶体管、第一n型晶体管、与第一和第二有源区相交的第一栅极堆叠、位于第一栅极堆叠的第一侧的第一延伸源极/漏极接触、位于第一栅极堆叠的第二侧的第一正常源极/漏极接触、连接到第一栅极堆叠的第一栅极通路、以及连接到第一正常源极/漏极接触的第一源极/漏极通路;与第一标准单元相邻的第二标准单元,包括第二p型晶体管、第二n型晶体管、与第一和第二有源区相交的第二栅极堆叠、以及连接到第二栅极堆叠的第二栅极通路;连接到第一栅极通路的输入布线;以及与输入布线位于相同水平高度以连接第一源极/漏极通路和第二栅极通路的输出布线。

    包括具有图案的金属层的标准单元的集成电路及其制造方法

    公开(公告)号:CN117878114A

    公开(公告)日:2024-04-12

    申请号:CN202311144560.X

    申请日:2023-09-05

    Abstract: 一种包括标准单元的集成电路,该标准单元包括:金属层,包括沿第一水平方向延伸的图案和在第二水平方向上彼此间隔开的多个轨道;以及至少一个过孔,将金属层连接到该金属层的下部图案,其中,多个轨道包括多个单元轨道和一个配电网络(PDN)轨道,其中,单元图案形成在多个单元轨道上,并且PDN图案或布线图案形成在一个配电网络(PDN)轨道上,其中,第一图案与标准单元的单元边界间隔开第一长度,并且形成在多个单元轨道中的第一单元轨道上,并且其中,第二图案与标准单元的单元边界间隔开第二长度,并且形成在多个单元轨道中的第二单元轨道上。

    具有接触跨接线的集成电路
    54.
    发明公开

    公开(公告)号:CN115954341A

    公开(公告)日:2023-04-11

    申请号:CN202310112065.4

    申请日:2018-02-08

    Abstract: 公开了一种集成电路。该集成电路包括沿第一方向延伸的第一有源区和第二有源区,沿基本上垂直于第一方向的第二方向延伸并且跨过第一有源区和第二有源区的第一栅极线以及包括在第一有源区上方与第一栅极线交叉的第一导电图案和在第一栅极线上方沿第二方向延伸并连接到第一导电图案的第二导电图案的第一接触跨接线。

    堆叠的集成电路装置
    55.
    发明公开

    公开(公告)号:CN113764375A

    公开(公告)日:2021-12-07

    申请号:CN202110239488.3

    申请日:2021-03-04

    Inventor: 都桢湖 李昇映

    Abstract: 公开了一种堆叠的集成电路装置。所述堆叠的集成电路装置可以包括标准单元,标准单元包括第一行中的第一标准单元和与第一行紧邻的第二行中的第二标准单元。每个标准单元可以包括上晶体管和下晶体管。上晶体管可以包括上有源区、上栅极结构以及上源/漏区。下晶体管可以包括下有源区、下栅极结构以及下源/漏区。每个标准单元还可以包括电源线和将电源线电连接到下源/漏区的电源过孔。第一标准单元的电源过孔和第二标准单元的电源过孔可以沿着第一方向彼此对齐。

    半导体器件
    56.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN112993035A

    公开(公告)日:2021-06-18

    申请号:CN202010796270.3

    申请日:2020-08-10

    Abstract: 一种半导体器件包括:第一有源图案和第二有源图案、第一栅极结构、第一沟道和第二沟道以及第一源极/漏极层和第二源极/漏极层。第一有源图案和第二有源图案沿第一方向延伸,并且在第二方向上彼此间隔开。第一栅极结构在第一有源图案和第二有源图案上沿第二方向延伸。第一沟道在第一有源图案上沿第三方向彼此间隔开。第二沟道在第二有源图案上沿第三方向彼此间隔开。具有第一导电类型的第一源极/漏极层形成在第一栅极结构的一侧处以接触第一沟道。具有第二导电类型的第二源极/漏极层形成在第一栅极结构的一侧处以接触第二沟道。第一沟道和第二沟道在第二方向上的宽度不同。

    包括集成标准单元结构的集成电路

    公开(公告)号:CN112885829A

    公开(公告)日:2021-06-01

    申请号:CN202011256628.X

    申请日:2020-11-11

    Abstract: 提供了一种包括集成标准单元结构的集成电路。所述集成电路包括:第一标准单元,包括第一p型晶体管、第一n型晶体管、与第一和第二有源区相交的第一栅极堆叠、位于第一栅极堆叠的第一侧的第一延伸源极/漏极接触、位于第一栅极堆叠的第二侧的第一正常源极/漏极接触、连接到第一栅极堆叠的第一栅极通路、以及连接到第一正常源极/漏极接触的第一源极/漏极通路;与第一标准单元相邻的第二标准单元,包括第二p型晶体管、第二n型晶体管、与第一和第二有源区相交的第二栅极堆叠、以及连接到第二栅极堆叠的第二栅极通路;连接到第一栅极通路的输入布线;以及与输入布线位于相同水平高度以连接第一源极/漏极通路和第二栅极通路的输出布线。

    片上系统
    58.
    发明授权

    公开(公告)号:CN105489643B

    公开(公告)日:2020-10-16

    申请号:CN201510645551.8

    申请日:2015-10-08

    Abstract: 提供了一种片上系统。所述片上系统(SoC)包括:第一栅极线、第二栅极线和第三栅极线,沿第一方向延伸;栅极隔离区域,切割第一栅极线、第二栅极线和第三栅极线,并且沿横跨第一方向的第二方向延伸;第一栅极接触件,形成在布置于第一栅极线和第三栅极线之间的第二栅极线上,并且电连接切割的第二栅极线;第二栅极接触件,形成在第一栅极线上;第三栅极接触件,形成在第三栅极线上;第一金属线,电连接第二栅极接触件和第三栅极接触件;以及第二金属线,电连接到第一栅极接触件。

    半导体器件
    59.
    发明公开

    公开(公告)号:CN110211955A

    公开(公告)日:2019-09-06

    申请号:CN201910135780.3

    申请日:2019-02-21

    Abstract: 提供了一种半导体器件。半导体器件包括在衬底上彼此相邻的第一逻辑单元和第二逻辑单元、以及在第一逻辑单元与第二逻辑单元之间在第一方向上延伸的混合分离结构。每个逻辑单元包括:第一有源图案和第二有源图案,第一有源图案和第二有源图案在与第一方向相交的第二方向上延伸,并且在第一方向上彼此间隔开;以及栅电极,在第一方向上延伸并跨越第一有源图案和第二有源图案,并且所述多个栅电极以栅极间距间隔开。混合分离结构包括将第一逻辑单元的第一有源图案与第二逻辑单元的第一有源图案分离的第一分离结构;以及第一分离结构上的第二分离结构。第一分离结构的宽度大于栅极间距。

Patent Agency Ranking