-
公开(公告)号：CN106407496B
公开(公告)日：2021-10-15
申请号：CN201610615043.X
申请日：2016-07-29
Applicant: 三星电子株式会社
IPC: G06F30/392 , G06F30/394 , G06F30/398 , H01L21/768
Abstract: 提供了一种设计半导体装置的布图的方法和制造半导体装置的方法。所述设计半导体装置的布图的方法包括：制造标准单元布图，包括在至少一个互连布图中安置初始管脚图案；执行布线步骤以使初始管脚图案连接到高水平互连布图；基于完成布线步骤时获得的接触信息在互连布图中产生管脚图案。管脚图案小于初始管脚图案。
-
公开(公告)号：CN112993035A
公开(公告)日：2021-06-18
申请号：CN202010796270.3
申请日：2020-08-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/06 , H01L29/10 , H01L21/336 , H01L27/02
Abstract: 一种半导体器件包括：第一有源图案和第二有源图案、第一栅极结构、第一沟道和第二沟道以及第一源极/漏极层和第二源极/漏极层。第一有源图案和第二有源图案沿第一方向延伸，并且在第二方向上彼此间隔开。第一栅极结构在第一有源图案和第二有源图案上沿第二方向延伸。第一沟道在第一有源图案上沿第三方向彼此间隔开。第二沟道在第二有源图案上沿第三方向彼此间隔开。具有第一导电类型的第一源极/漏极层形成在第一栅极结构的一侧处以接触第一沟道。具有第二导电类型的第二源极/漏极层形成在第一栅极结构的一侧处以接触第二沟道。第一沟道和第二沟道在第二方向上的宽度不同。
-
公开(公告)号：CN112885829A
公开(公告)日：2021-06-01
申请号：CN202011256628.X
申请日：2020-11-11
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 提供了一种包括集成标准单元结构的集成电路。所述集成电路包括：第一标准单元，包括第一p型晶体管、第一n型晶体管、与第一和第二有源区相交的第一栅极堆叠、位于第一栅极堆叠的第一侧的第一延伸源极/漏极接触、位于第一栅极堆叠的第二侧的第一正常源极/漏极接触、连接到第一栅极堆叠的第一栅极通路、以及连接到第一正常源极/漏极接触的第一源极/漏极通路；与第一标准单元相邻的第二标准单元，包括第二p型晶体管、第二n型晶体管、与第一和第二有源区相交的第二栅极堆叠、以及连接到第二栅极堆叠的第二栅极通路；连接到第一栅极通路的输入布线；以及与输入布线位于相同水平高度以连接第一源极/漏极通路和第二栅极通路的输出布线。
-
公开(公告)号：CN105489643B
公开(公告)日：2020-10-16
申请号：CN201510645551.8
申请日：2015-10-08
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L27/088
Abstract: 提供了一种片上系统。所述片上系统(SoC)包括：第一栅极线、第二栅极线和第三栅极线，沿第一方向延伸；栅极隔离区域，切割第一栅极线、第二栅极线和第三栅极线，并且沿横跨第一方向的第二方向延伸；第一栅极接触件，形成在布置于第一栅极线和第三栅极线之间的第二栅极线上，并且电连接切割的第二栅极线；第二栅极接触件，形成在第一栅极线上；第三栅极接触件，形成在第三栅极线上；第一金属线，电连接第二栅极接触件和第三栅极接触件；以及第二金属线，电连接到第一栅极接触件。
-
公开(公告)号：CN105390399B
公开(公告)日：2020-08-28
申请号：CN201510526883.4
申请日：2015-08-25
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
Abstract: 提供了一种制造半导体装置的方法和一种半导体装置，所述半导体装置具有第一区、第二区和位于第一区和第二区之间的第三区，所述方法包括：形成分别从第一区和第二区中的基板突出的第一初始有源图案和第二初始有源图案；在基板上形成暴露第三区的掩模图案；利用掩模图案作为蚀刻掩模来执行第一蚀刻工艺以分别形成第一有源图案和第二有源图案；以及在基板上形成栅极结构。
-
Patent Agency Ranking
公开(公告)号：CN107180827B
公开(公告)日：2018-08-24
申请号：CN201710387771.4
申请日：2015-07-22
Applicant: 三星电子株式会社
CPC classification number: H01L27/11807 , H01L27/0207 , H01L27/0924 , H01L29/42384 , H01L29/6681 , H01L29/785 , H01L2027/11875
Abstract: 提供了一种集成电路(IC)、一种半导体装置和一种标准单元库。集成电路(IC)可包括至少一个单元，所述至少一个单元包括：多条导线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此平行；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和第一接触件上并通过电连接到所述至少一条导线和第一接触件而形成单个节点。
-
公开(公告)号：CN107180827A
公开(公告)日：2017-09-19
申请号：CN201710387771.4
申请日：2015-07-22
Applicant: 三星电子株式会社
CPC classification number: H01L27/11807 , H01L27/0207 , H01L27/0924 , H01L29/42384 , H01L29/6681 , H01L29/785 , H01L2027/11875 , G06F17/5072
Abstract: 提供了一种集成电路(IC)、一种半导体装置和一种标准单元库。集成电路(IC)可包括至少一个单元，所述至少一个单元包括：多条导线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此平行；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和第一接触件上并通过电连接到所述至少一条导线和第一接触件而形成单个节点。
-
公开(公告)号：CN105488244A
公开(公告)日：2016-04-13
申请号：CN201510645497.7
申请日：2015-10-08
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5072 , G06F17/5081 , H01L29/6681
Abstract: 提供了设计半导体装置的方法和用于设计半导体装置的系统。设计半导体装置的方法包括：提供包括有源区和虚设区的标准单元布局；确定有源区中的第一有源鳍与第二有源鳍之间的第一鳍节距和虚设区中的第一虚设鳍与第二虚设鳍之间的第二鳍节距；使用第一鳍节距和第二鳍节距在有源区中安置第一有源鳍和第二有源鳍并在虚设区中安置第一虚设鳍和第二虚设鳍；并检验标准单元布局。
-
公开(公告)号：CN105304624A
公开(公告)日：2016-02-03
申请号：CN201510434904.X
申请日：2015-07-22
Applicant: 三星电子株式会社
CPC classification number: H01L27/11807 , H01L27/0207 , H01L27/0924 , H01L29/42384 , H01L29/6681 , H01L29/785 , H01L2027/11875
Abstract: 提供了一种集成电路(IC)、一种半导体装置和一种标准单元库。集成电路(IC)可包括至少一个单元，所述至少一个单元包括：多条导线，沿第一方向延伸并且沿与第一方向垂直的第二方向彼此平行；第一接触件，分别设置在所述多条导线中的至少一条导线的两侧处；以及第二接触件，设置在所述至少一条导线和第一接触件上并通过电连接到所述至少一条导线和第一接触件而形成单个节点。
-
公开(公告)号：CN103366041A
公开(公告)日：2013-10-23
申请号：CN201310108964.3
申请日：2013-03-29
Applicant: 三星电子株式会社
CPC classification number: G06F17/5081 , G06F17/5068
Abstract: 本发明公开了一种半导体集成电路及其设计方法。根据本发明思想的示例性实施例，设计半导体集成电路的方法包括：创建对多个半导体器件当中的至少一个半导体器件作出指示的标记层，所述至少一个半导体器件将在宽度、高度及其与相邻半导体器件的间隔的至少一个方面发生改变；以及将标记层应用到先前创建的布局，以便生成在宽度、高度和与相邻半导体器件的间隔的至少一个方面发生了改变的所述至少一个半导体器件的新的库。标记层可以是基于所述多个半导体器件当中的所述至少一个半导体器件的特性的改变。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.038 seconds)
