-
公开(公告)号：KR101079509B1
公开(公告)日：2011-11-03
申请号：KR1020090096429
申请日：2009-10-09
Applicant: 삼성전기주식회사
CPC classification number: H01G4/005
Abstract: 본발명은, 세라믹소결체로이루어지며서로대향하는제1 및제2 측면을갖는커패시터본체와; 각각상기커패시터본체의제1 및제2 측면에각각 1개씩인출되도록형성된총 2개의리드를갖는복수의내부전극 - 상기커패시터본체내에서다른극성의내부전극이교대로적층됨 - 과; 각각상기리드에연결되도록상기내부전극의적층방향에따라상기커패시터본체의제1 및제2 측면에형성된복수의외부전극 - 상기제1 및제2 측면에서다른극성의외부전극이교대로배열됨 - 을포함하는적층형칩 커패시터를제공한다. 여기서, 상기각각의내부전극에서, 상기제1 측면으로인출된리드는상기제2 측면으로인출된리드에연결된외부전극과 1칸오프셋된외부전극에연결되며, 상기제1 및제2 측면에서볼 때상기내부전극의리드는상기내부전극의적층방향에따라지그재그형태로배치된다. 적어도하나의외부전극에연결된리드의수는다른외부전극에연결된리드의수가상이하며, 상기상이한리드수로인한두께편차가감소되도록상기내부전극이형성된레벨에서그 내부전극과는전기적으로분리되면서다른내부전극의리드와두께방향으로오버랩되는영역에형성되는적어도하나의더미패턴을포함하고, 상기더미패턴은, 각외부전극에연결된더미패턴과리드수의합이외부전극과연결된리드수가가장많은것과동일하도록형성한다.
-
公开(公告)号：KR1020110039130A
公开(公告)日：2011-04-15
申请号：KR1020090096429
申请日：2009-10-09
Applicant: 삼성전기주식회사
CPC classification number: H01G4/005
Abstract: PURPOSE: A multilayer chip capacitor is provided to reduce ESL(equivalent serial inductance) while maintaining ESR(equivalent serial resistance). CONSTITUTION: In a multilayer chip capacitor, a capacitor main body has first and the second sides. A capacitor main body is comprised of a ceramic sintered body. A plurality of inner electrodes have two leads. A plurality of outer electrodes(131,132,133,134) are formed in the first and second sided of the capacitor main body.
Abstract translation: 目的：提供多层片式电容器，以降低ESL（等效串联电感），同时保持ESR（等效串联电阻）。 构成：在多层片状电容器中，电容器主体具有第一和第二面。 电容器主体由陶瓷烧结体构成。 多个内部电极具有两个引线。 多个外电极（131,132,133,134）形成在电容器主体的第一和第二侧。
-
公开(公告)号：KR100992311B1
公开(公告)日：2010-11-05
申请号：KR1020080079442
申请日：2008-08-13
Applicant: 삼성전기주식회사
CPC classification number: H01G4/232 , H01G4/005 , H01G4/30 , H05K1/0231 , H05K1/113 , H05K2201/10636 , Y02P70/611
Abstract: 본 발명의 적층형 칩 커패시터는, 적층 방향을 따라 배치된 제1 커패시터부와 제2 커패시터부를 포함하는 커패시터 본체; 상기 커패시터 본체의 측면들 상에 형성된 제1 내지 제4 외부 전극; 및 동일 극성을 갖는 상기 제1 외부 전극과 제3 외부 전극을 서로 연결하거나 동일 극성을 갖는 상기 제2 외부 전극과 제4 외부 전극을 서로 연결하는 적어도 하나의 연결 도체 라인;을 포함한다. 상기 제1 커패시터부는 제1 및 제2 내부 전극을 포함하고, 상기 제2 커패시터부는 복수의 제3 및 제4 내부 전극을 포함한다. 상기 제1 내지 제4 외부 전극은 상기 제1 내지 제4 내부 전극과 각각 연결된다. 상기 제1 커패시터부의 등가직렬저항(R1) 및 상기 제2 커패시터부와 연결 도체 라인의 합성 등가직렬저항(R2')은, 0.7(R1)≤R2'≤1.3(R1)를 만족한다.
적층형 칩 커패시터, 등가직렬 저항-
公开(公告)号：KR100946007B1
公开(公告)日：2010-03-09
申请号：KR1020070126771
申请日：2007-12-07
Applicant: 삼성전기주식회사
IPC: H01G4/30
Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 내부 전극이 실장면에 수직으로 배치되는 수직 적층형 커패시터로서, 복수의 유전체층의 적층에 의해 형성되며, 실장면인 하면을 갖는 커패시터 본체와; 상기 커패시터 본체 내에서, 유전체층을 사이에 두고 서로 대향하도록 배치되고, 각각 상기 하면으로 인출된 단 1개의 리드와 상기 하면과 마주보는 상면으로 인출된 단 1개의 리드를 갖는 복수의 내부 전극과; 상기 하면 및 상면에 형성되어 상기 리드를 통해 해당 내부 전극과 연결된 복수의 외부 전극을 포함하되, 상기 내부 전극은 상기 하면에 수직으로 배치되고, 적층방향으로 인접한 서로 다른 극성의 내부 전극의 리드는 항상 수평 방향으로 서로 인접하도록 배치되고, 동일 극성을 갖는 내부 전극들은 상기 외부 전극들에 의해 상기 커패시터 내에서 모두 전기적으로 연결되어 있다.
적층형 칩 캐패시터, ESL, ESR-
公开(公告)号：KR1020100020717A
公开(公告)日：2010-02-23
申请号：KR1020080079442
申请日：2008-08-13
Applicant: 삼성전기주식회사
CPC classification number: H01G4/232 , H01G4/005 , H01G4/30 , H05K1/0231 , H05K1/113 , H05K2201/10636 , Y02P70/611
Abstract: PURPOSE: A multilayer chip capacitor and a circuit board apparatus having the capacitor are provided to form the stable electric power distribution networks. CONSTITUTION: The length of the first and the second inner electrode(121',122') is reduced. In that way the area of the overlap domain(OL1) between the first and second inner electrodes having the different polarity diminishes. The capacitance of the first capacitor part(CR1) diminishes according to the reduction of the area of the overlap domain. The area of the overlap domain of the first inner electrode and the second inner electrode is smaller than the area of the overlap domain(OL2) of the third inner electrode(123) and fourth inner electrode(124). By reducing the capacitance of the first capacitor part, high ESR and the flat impedance characteristic are easily obtained.
Abstract translation: 目的：提供一种具有电容器的多层片状电容器和电路板装置，以形成稳定的电力分配网络。 构成：第一和第二内部电极（121'，122'）的长度减小。 以这种方式，具有不同极性的第一和第二内部电极之间的重叠域（OL1）的面积减小。 第一电容器部分（CR1）的电容根据重叠域的面积的减小而减小。 第一内部电极和第二内部电极的重叠区域的面积小于第三内部电极（123）和第四内部电极（124）的重叠区域（OL2）的面积。 通过降低第一电容器部件的电容，容易获得高ESR和平坦阻抗特性。
-
Patent Agency Ranking
公开(公告)号：KR1020100019108A
公开(公告)日：2010-02-18
申请号：KR1020080077971
申请日：2008-08-08
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A multilayer chip capacitor is provided to prevent the deterioration of capacitance by electrically separating a first capacitor from a second capacitor. CONSTITUTION: A first capacitor and a second capacitor are arranged inside a capacitor body(110). First to fourth external electrodes(131-134) are formed on the outer surface of the capacitor body. The first capacitor includes a first internal electrode and a second internal electrode. The first and second internal electrodes have different polarity. The second capacitor includes the third and fourth internal electrodes. The third and fourth internal electrodes have the same polarity as the first and second internal electrodes. The first and second internal electrodes are respectively connected to the first to fourth external electrodes.
Abstract translation: 目的：提供一种多层片状电容器，以通过将第一电容器与第二电容器电分离来防止电容的劣化。 构成：第一电容器和第二电容器布置在电容器体（110）的内部。 第一至第四外部电极（131-134）形成在电容器体的外表面上。 第一电容器包括第一内部电极和第二内部电极。 第一和第二内部电极具有不同的极性。 第二电容器包括第三和第四内部电极。 第三和第四内部电极具有与第一和第二内部电极相同的极性。 第一和第二内部电极分别连接到第一至第四外部电极。
-
公开(公告)号：KR1020100018769A
公开(公告)日：2010-02-18
申请号：KR1020080077428
申请日：2008-08-07
Applicant: 삼성전기주식회사
Abstract: PURPOSE: A stacked chip capacitor is provided to increase capacitance by electrically separating a first capacitor from a second capacitor. CONSTITUTION: A capacitor body(100) is comprised of a plurality of dielectric layers. The first and second capacitors are arranged on the capacitor body. The first and second capacitors have different capacitance. First to fourth external electrodes(131-134) are formed on the outer surface of the capacitor body. The first capacitor has the first and second internal electrodes. The second capacitor has third and fourth internal electrodes. The first to fourth internal electrodes are connected to first to fourth external electrodes.
Abstract translation: 目的：通过将第一电容器与第二电容器电隔离来提供堆叠式片状电容器来增加电容。 构成：电容器体（100）由多个电介质层构成。 第一和第二电容器布置在电容器主体上。 第一和第二电容器具有不同的电容。 第一至第四外部电极（131-134）形成在电容器体的外表面上。 第一电容器具有第一和第二内部电极。 第二电容器具有第三和第四内部电极。 第一至第四内部电极连接到第一至第四外部电极。
-
公开(公告)号：KR100925624B1
公开(公告)日：2009-11-06
申请号：KR1020080015732
申请日：2008-02-21
Applicant: 삼성전기주식회사
IPC: H01G4/30
Abstract: 본 발명의 일 양태에 따른 적층형 칩 커패시터는, 제1 및 제2 장측면과 제1 및 제2 단측면을 갖는 커패시터 본체와; 상기 제1 및 제2 장측면에 각각 배치된 제1 및 제2 외부 전극과; 제1 내부 전극과 제2 내부 전극을 갖는 제1 내부 전극쌍과; 제3 내부 전극과 제4 내부 전극을 갖는 제2 내부 전극쌍;을 포함한다. 상기 제1 내지 제4 내부 전극은 각각 단 1개의 리드를 갖고 적층방향을 따라 순차 배치된다. 상기 제1 내지 제4 내부 전극은 상기 커패시터 본체의 제1 내지 제4 코너 또는 제1 내지 제4 코너의 인접부로 각각 연장되어 제1 및 제2 외부 전극에 교대로 접속되는 제1 내지 제4 리드를 각각 갖는다. 상기 제1 내부 전극쌍과 제2 내부 전극쌍은, 서로 반대인 장변 방향의 전류 성분을 갖는 대각선 방향의 전류 흐름을 형성한다.
적층형 칩 커패시터, 등가직렬 저항, 등가직렬 인덕턴스Abstract translation: 根据本发明的一个方面的叠层片式电容器包括：具有第一和第二长边以及第一和第二短边的电容器主体; 分别设置在第一和第二长边上的第一和第二外部电极; 第一内部电极对，其具有第一内部电极和第二内部电极; 以及具有第三内部电极和第四内部电极的第二内部电极对。 第一至第四内部电极各自具有单个引线并且沿着堆叠方向依次布置。 第一至第四内部电极分别从电容器本体的第一角至第四角或者第一角至第四角的相邻部分延伸，并且交替地连接至第一外部电极和第二外部电极。 各有一个。 第一内部电极对和第二内部电极对形成具有相互相反方向的电流分量的对角线方向的电流。
-
公开(公告)号：KR100905850B1
公开(公告)日：2009-07-02
申请号：KR1020070083545
申请日：2007-08-20
Applicant: 삼성전기주식회사
IPC: H01F27/00
CPC classification number: H01F17/0013 , H01F3/14 , H01F17/04
Abstract: 적층 인덕터는, 복수의 자성체층이 적층된 본체와, 상기 복수의 자성체층에 형성된 복수의 도체 패턴과 복수의 도전성 비아를 갖는 코일부와, 상기 본체의 외부면에 형성되어 상기 코일부의 양단에 각각 연결된 제1 및 제2 외부전극과, 상기 코일부에서 발생되는 중첩 직류 전류에 의한 자기포화가 완화되도록 상기 복수의 자성체층 중 적어도 하나의 자성체층에 형성된 비자성 도체를 갖는다. 자기갭으로서 비자성 도체를 이용함으로써 적층인덕터의 제조공정을 간소하면서도 DC 중첩특성을 효과적으로 개선할 수 있다.
적층 인덕터(laminated inductor), 자기갭(magnetic gap), DC 바이어스(DC bias), 인덕턴스(inductance)-
公开(公告)号：KR1020090014445A
公开(公告)日：2009-02-11
申请号：KR1020070078398
申请日：2007-08-06
Applicant: 삼성전기주식회사
Abstract: A multilayer chip capacitor is provided to facilitate inspection of electrostatic capacity by electrically connecting all internal electrodes with the same polarity without an external connector inside the capacitor. A stack chip capacitor includes a capacitor main body in which a plurality of dielectric layers are laminated. A plurality of internal electrodes(1010,1020,1030,1050,1060) are alternatively arranged to face the electrodes with different polarity while interposing the dielectric layer inside the capacitor main body. A plurality of external electrodes(131,132,133,134,135,136,137,138) are formed in first and second side surfaces opposite to the capacitor main body to be extended along a stack direction. The plurality of external electrodes are electrically connected to the internal electrode through the lead. The plurality of external electrodes are arranged to alternate the external electrode with different polarity at each side surface. One block is composed of the plurality of internal electrodes consecutively arranged in the stack direction. An average of the number of the leads of the internal electrodes is below 1/2. The lead of the internal electrode with different polarity is arranged adjacently in the stack direction. The internal electrodes with the same polarity are electrically connected by the external electrodes.
Abstract translation: 提供了一种多层片状电容器，以便通过电连接具有相同极性的所有内部电极而无需电容器内部的外部连接器便于检查静电电容。 堆叠片式电容器包括层叠有多个电介质层的电容器主体。 交替布置多个内部电极（1010,1020,1030,1050,1060），以将电介质层插入电容器主体内部，以不同的极性面对电极。 多个外部电极（131,132,133,134,135,136,137,138）形成在与电容器主体相对的第一和第二侧表面中，以沿堆叠方向延伸。 多个外部电极通过引线电连接到内部电极。 多个外部电极被布置成在每个侧表面处交替具有不同极性的外部电极。 一个块由在堆叠方向上连续布置的多个内部电极组成。 内部电极的引线数量的平均值低于1/2。 具有不同极性的内部电极的引线在堆叠方向上相邻布置。 具有相同极性的内部电极通过外部电极电连接。
-
-
-
-
-
-
-
-
-
Search Results
128
records
(took 0.035 seconds)
