-
51.发明授权4-웨이밸브를 포함하는 반도체소자 제조장치, 반도체소자제조장치의 밸브 제어방법 및 이를 이용한 반도체소자의제조방법 有权具有用于制造半导体器件的四通阀的装置，阀的控制方法以及使用其制造半导体器件的方法
公开(公告)号：KR100699861B1
公开(公告)日：2007-03-27
申请号：KR1020050076968
申请日：2005-08-22
Applicant: 삼성전자주식회사 , 한국에이에스엠지니텍 주식회사
IPC: H01L21/02
Abstract: 데드볼륨이 발생하지 않도록 가스 밸브 시스템을 개선하여 퍼지효율을 향상시킨 반도체소자 제조장치와 그 방법들이 개시된다. 본 발명의 장치는, 반도체소자를 제조하기 위해 기판이 처리되는 반응챔버, 반응챔버내로 제1 공정가스를 공급하는 제1 공정가스 공급관, 제1 입구, 제2 입구, 제1 출구 및 제2 출구를 포함하며, 상기 제1 공정가스 공급관과는 상기 제1 입구 및 제1 출구와 각기 연결되도록 상기 제1 공정가스 공급관의 중간에 설치되는 4-웨이밸브, 4-웨이밸브의 제2 입구에 연결되어 반응챔버내로 제2 공정가스를 공급하는 제2 공정가스 공급관, 4-웨이밸브의 제2 출구에 연결된 바이패스관 및 바이패스관에 설치된 단속밸브를 포함한다.
원자층증착, 데드볼륨, 펄스, 퍼지, 잔류, 4-웨이밸브-
-
公开(公告)号：KR100642635B1
公开(公告)日：2006-11-10
申请号：KR1020040052414
申请日：2004-07-06
Applicant: 삼성전자주식회사
IPC: H01L27/04
CPC classification number: H01L28/65 , H01L21/31641 , H01L21/31645 , H01L21/31691 , H01L27/0805 , H01L28/56
Abstract: 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및 그 제조방법들이 제공된다. 상기 하이브리드 유전체막은 차례로 적층된 하부 유전체막, 중간 유전체막 및 상부 유전체막을 구비한다(includes). 상기 하부 유전체막은 하프니움(Hf) 또는 지르코니움(Zr)을 함유한다. 상기 상부 유전체막 또한 하프니움(Hf) 또는 지르코니움(Zr)을 함유한다. 상기 중간 유전체막은 상기 하부 유전체막보다 더 낮은 전압 의존 정전용량 변화량(voltage dependent capacitance variation)을 보이는 물질막이다.
-
公开(公告)号：KR100607178B1
公开(公告)日：2006-08-01
申请号：KR1020040002761
申请日：2004-01-14
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/02172 , H01G4/10 , H01G4/20 , H01L21/022 , H01L21/02271 , H01L21/02274 , H01L21/0228 , H01L21/3141 , H01L21/31645 , H01L27/0805 , H01L28/56 , H01L28/65
Abstract: 상부전극과 하부전극 사이에 불균일하게 분포된 결정영역을 갖는 유전막을 구비하는 캐패시터 및 그 제조 방법을 제공한다. 상기 유전막은 하부영역, 상기 하부영역 보다 상대적으로 결정영역이 적은 중간영역 및 상기 중간영역보다 결정영역이 많은 상부영역을 포함한다.
캐패시터, 결정영역, 누설전류, 브레이크다운 전압-
公开(公告)号：KR1020060084988A
公开(公告)日：2006-07-26
申请号：KR1020050005853
申请日：2005-01-21
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L21/324
Abstract: 커패시터의 상부 전극을 형성한 후 커패시터의 누설 전류 특성 및 유전 특성을 향상시키기 위한 열처리시 RuO
2 의 이상 성장을 억제하기 위하여 산소 분위기 하에서의 열처리 전에 진공 분위기 또는 불활성 가스 분위기 하에서 열처리하는 반도체 소자의 커패시터 제조 방법에 관하여 개시한다. 본 발명에서는 커패시터 상부 전극을 형성한 후, 먼저 가스가 공급되지 않는 진공 분위기 또는 불활성 가스 만으로 이루어지는 분위기 하에서 상기 상부 전극이 노출된 결과물을 제1 열처리한다. 그 후, 산소를 포함하는 분위기 하에서 상기 제1 열처리된 결과물을 제2 열처리한다.
커패시터, Ru, 상부 전극, 2 단계 열처리, 누설 전류-
Patent Agency Ranking
公开(公告)号：KR1020060033500A
公开(公告)日：2006-04-19
申请号：KR1020040082652
申请日：2004-10-15
Applicant: 삼성전자주식회사
IPC: H01L21/336 , H01L21/8242
CPC classification number: H01L29/517 , H01L21/28194 , H01L21/28273 , H01L21/3141 , H01L21/3142 , H01L21/31637 , H01L21/31641 , H01L21/31645 , H01L29/78
Abstract: 미세 전자 소자 성능 개선에 적합한 다층 유전체막 및 그 제조 방법이 제공된다. 미세 전자 소자의 다층 유전체막은 두 개 이상의 서로 다른 성분의 산화물로 층상 구조가 없도록 형성되어 있는 복합막 및 복합막의 적어도 한 면에 형성되어 있는 단일 성분의 산화물로 형성되어 있는 단일막을 포함한다.
다층 유전체막, 단일막, 복합막-
公开(公告)号：KR1020060032923A
公开(公告)日：2006-04-18
申请号：KR1020040081940
申请日：2004-10-13
Applicant: 삼성전자주식회사
CPC classification number: C23C16/45529 , C23C16/405 , C23C16/45542
Abstract: 원자층증착법을 이용한 박막 형성방법들을 제공한다. 이 방법들은 원자층증착 장치의 반응기 내에 기판을 로딩하고, 상기 반응기에 제 1 원자를 함유하는 제 1 원료 가스를 주입하여 상기 기판 상에 상기 제 1 원자를 함유하는 화학흡착층을 형성하는 것을 구비한다. 상기 반응기에 제 1 플라즈마 전원을 인가하고 제 1 반응 가스를 주입하여 상기 제 1 원자를 함유하는 화학흡착층과 반응시키어 제 1 박막을 형성한다. 상기 반응기에 제 2 원자를 함유하는 제 2 원료 가스를 주입하여 상기 제 1 박막을 갖는 기판 상에 상기 제 2 원자를 함유하는 화학흡착층을 형성한다. 상기 반응기에 상기 제 1 플라즈마 전원 보다 높은 제 2 플라즈마 전원을 인가하고 제 2 반응 가스를 주입하여 상기 제 2 원자를 함유하는 화학흡착층과 반응시키어 제 2 박막을 형성한다. 상기 제 1 플라즈마 전원은 0W 보다 같거나 크고 500W 보다 작은 범위에서 선택된 값일 수 있으며, 상기 제 2 플라즈마 전원은 상기 제 1 플라즈마 전원 보다 크고 2000W 보다 작은 범위에서 선택된 값일 수 있다. 상기 제 2 박막의 두께는 상기 제 1 박막의 두께 보다 같거나 두껍게 형성할 수 있다.
-
公开(公告)号：KR100548999B1
公开(公告)日：2006-02-02
申请号：KR1020030075670
申请日：2003-10-28
Applicant: 삼성전자주식회사
IPC: H01L27/10
CPC classification number: H01L28/91 , H01L21/76807 , H01L21/76838 , H01L27/0805
Abstract: 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는 로직소자 및 그것을 제조하는 방법이 개시된다. 상기 로직소자는 반도체 기판을 포함한다. 상기 반도체 기판 상부에 하부배선이 위치하고, 상기 하부배선 상부에 상부배선이 위치한다. 상기 하부배선과 상기 상부배선 사이에 U자형(U-shaped) 하부 금속플레이트가 개재된다. 상기 U자형 하부 금속플레이트는 상기 하부배선에 직접 접한다. 커패시터 유전막이 상기 하부 금속플레이트의 내면(inner surface)을 덮는다. 또한, 상기 커패시터 유전막은 상기 하부 금속플레이트의 가장자리(brim)와 상기 상부배선 사이에 개재된 연장부를 갖는다. 한편, 상부 금속플레이트가 상기 커패시터 유전막의 내면을 덮는다. 상기 상부 금속플레이트는 상기 상부배선에 직접 접하고, 상기 커패시터 유전막에 의해 한정된다. 상기 하부배선과 동일레벨에 위치하는 또 다른 하부배선이 제공된다. 상기 상부배선과 동일레벨에 위치하는 또 다른 상부배선이 제공된다. 상기 또 다른 하부배선과 상기 또 다른 상부배선을 전기적으로 접속시키는 비아플러그가 개재된다.
로직소자, 엠아이엠(metal-insulator-metal; MIM) 커패시터, 금속플레이트(metal plate), 커패시터 유전막(capacitor dielectic layer)-
公开(公告)号：KR1020060007325A
公开(公告)日：2006-01-24
申请号：KR1020040056126
申请日：2004-07-19
Applicant: 삼성전자주식회사
IPC: H01L21/205 , H01L21/31
CPC classification number: H01L21/02274 , C23C16/405 , C23C16/45542 , H01L21/02175 , H01L21/0228 , H01L21/3141 , H01L21/31604 , H01L21/31616 , H01L21/31637 , H01L21/31641 , H01L21/31645
Abstract: A method of forming a dielectric layer using a plasma enhanced atomic layer deposition technique includes: loading a semiconductor substrate having a three-dimensional structure into a reaction chamber; and repeatedly performing the following steps until a dielectric layer with a desired thickness is formed: supplying a source gas into the reaction chamber; stopping the supply of the source gas and purging the source gas remaining inside the reaction chamber; and supplying oxygen gas into the reaction chamber after purging the source gas, and applying RF power for oxygen plasma treatment, a level of the applied RF power and a partial pressure of the oxygen gas being increased concurrently with an increased aspect ratio of the three-dimensional structure.
-
公开(公告)号：KR1020050086069A
公开(公告)日：2005-08-30
申请号：KR1020040012398
申请日：2004-02-24
Applicant: 삼성전자주식회사
IPC: H01L27/10
CPC classification number: H01L28/40 , H01L21/02183 , H01L21/02323 , H01L21/0234 , H01L21/3105 , H01L21/3211
Abstract: 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법이 개시된다. 이 방법은 반도체기판 상에 하부절연막을 형성하는 것을 구비한다. 상기 하부절연막 상에 하부전극을 형성하고, 상기 하부전극 상에 커패시터 유전막을 형성한다. 그 후, 상기 커패시터 유전막을 환원 분위기에서 후처리한다. 이어서, 상기 후처리된 커패시터 유전막을 산화 분위기에서 후처리한다. 상기 후처리된 커패시터 유전막 상에 상부전극을 형성한다. 이에 따라, 커패시턴스의 전압효율이 낮은 아날로그 커패시터를 제공할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.027 seconds)
