-
公开(公告)号：KR100455395B1
公开(公告)日：2004-11-06
申请号：KR1020020053325
申请日：2002-09-04
Applicant: 삼성전자주식회사
Inventor： 박재진
CPC classification number: H04N5/361 , H04N5/3575
Abstract: An image sensor comprises a plurality of pixel sensors, e.g., CMOS pixel sensors, including a plurality of dark pixels. A dark level compensation circuit that controls an offset applied to an image signal generated by a pixel sensor responsive to an aggregate dark level metric, e.g., a mean dark level, derived from dark pixel image signals produced by the dark pixel sensors. For example, the dark level compensation circuit for CMOS image sensor using a column parallel architecture may generate an offset control signal that varies an offset of a reference signal used by an analog to digital converter (ADC) circuit that converts an analog image signal from a pixel sensor to a dark level compensated digital image signal.
Abstract translation: 图像传感器包括多个像素传感器，例如包括多个暗像素的CMOS像素传感器。 暗电平补偿电路，其响应于由暗像素传感器产生的暗像素图像信号导出的集合暗电平度量（例如，平均暗电平）来控制施加到由像素传感器生成的图像信号的偏移量。 例如，使用列并行架构的CMOS图像传感器的暗电平补偿电路可以生成偏移控制信号，该偏移控制信号改变由模数转换器（ADC）电路使用的参考信号的偏移，所述模数转换器（ADC）电路将模拟图像信号从 像素传感器转换为暗电平补偿数字图像信号。
-
公开(公告)号：KR1019990075000A
公开(公告)日：1999-10-05
申请号：KR1019980008943
申请日：1998-03-17
Applicant: 삼성전자주식회사
IPC: G02F2/00
Abstract: 본 발명에 따른 광전 변환 회로는 클램프 회로, 이득 조절 회로, 아날로그-디지털 변환기, 마이크로 컨트롤러, 제 1 디지털-아날로그 변환기 그리고 제 2 디지털-아날로그 변환기를 제공한다. 상기 마이크로 컨트롤러는 내부 회로를 제어하기 위한 제 2 디지털 신호와 상기 클램프 레벨을 결정하기 위한 제 3 디지털 신호 및 입력 오프셋 전압을 보상하기 위한 제 4 디지털 신호를 출력한다. 상기 제 1 디지털-아날로그 변환기는 공급되는 상기 제 2 디지털 신호를 아날로그 신호로 변환하여 상기 클램프 회로에 공급한다. 상기 제 2 디지털-아날로그 변환기는 공급되는 상기 제 4 디지털 신호를 아날로그 신호로 변환하여 상기 이득 조절 회로로 공급한다.
-
公开(公告)号：KR1019990065163A
公开(公告)日：1999-08-05
申请号：KR1019980000312
申请日：1998-01-08
Applicant: 삼성전자주식회사
IPC: H03M1/14
Abstract: 본 발명에 따른 아날로그-디지털 변환기는 다른 기준 전압들을 발생하는 기준 전압 발생 회로와; 상기 기준 전압들을 각각 제공받는 그리고 입력 신호를 공통으로 제공받는 프리-앰프들로 구성되는 프리-앰프 블럭과; 동작 주파수에 따라 상기 프리-앰프들의 출력들을 래치하기 위한 래치 블럭을 포함하되, 상기 각 프리-앰프는 제 1 클럭 신호에 응답해서 대응하는 기준 전압과 상기 입력 신호의 차를 샘플링하는 제 1 비교기 및; 제 2 클럭 신호에 응답해서 대응하는 기준 전압과 상기 입력 신호의 차를 샘플링하는 제 2 비교기로 구성되고, 상기 제 1 및 제 2 비교기들은 상기 제 1 및 제 2 클럭 신호들에 응답해서 일련의 자동 제로 구간 및 증폭 구간에 따라 번갈아 동작함과 아울러 상기 제 1 및 제 2 클럭 신호들은 상기 동작 주파수에 비해서 낮은 주파수를 갖는다.
-
公开(公告)号：KR100175059B1
公开(公告)日：1999-04-01
申请号：KR1019960046325
申请日：1996-10-16
Applicant: 삼성전자주식회사
Inventor： 박재진
IPC: H03J3/00
Abstract: 튜닝의 정확도를 높이고 주파수 특성을 개선한 전달 컨덕턴스 튜닝회로를 공개한다. 그 회로는 제1 및 제2기준 전압을 발생하는 기준 전압 발생부; 상기 제1 및 제2기준전압에 따라 각각 기준 전달 컨덕턱스값을 결정하고, 튜닝 전압에 따라 상기 기준 전달 컨덕턴스값을 각각 변경하여 제1 및 제2출력신호를 발생하는 전달 컨덕턴스 조절부; 상기 전달 컨덕턴스 조절부의 상기 제1 및 제2출력신호를 소정 시정수로 충방전하고, 충방전에 따라 발생된 전압을 각각 상보적인 포지티브 및 네가티브 출력전압으로서 출력하는 적분기; 상기 적분기의 포지티브 및 네가티브 출력전압을 각각 상기 제1 및 제2기준전압을 감산하고, 그 감산 결과를 제1 및 제2감산전압으로서 출력하는 감산부; 상기 감산부의 제1 및 제2감산전압의 차전압을 소정 증폭율로 증폭하는 증폭부; 상기 증폭부의 출력을 샘플링하기 위한 제1캐패시터; 및 상기 캐패시터의 출력을 레벨 시프팅하고, 저역 통과 필터링하는 레벨 시프트 및 저역통과필터를 구비한 것을 특징으로 한다.
-
公开(公告)号：KR1019980021251A
公开(公告)日：1998-06-25
申请号：KR1019960040038
申请日：1996-09-14
Applicant: 삼성전자주식회사
IPC: H03G1/00
Abstract: 정확한 오프셋 전압을 제거할 수 있는 오프셋 전압 제거회로를 공개한다. 그 회로는 오프셋 전압을 제거하고자 하는 연산증폭기와 동일한 오프셋 전압을 가지는 연산증폭기; 상기 연산 증폭기의 네거티브 입력단자에 연결되는 제1저항; 및 상기 연산증폭기의 출력단자와 네거티브 입력단자에 연결되는 제2저항을 포함하며,
후단에 연결되는 연산증폭기의 네거티브 입력단자에 연결되는 저항과 상기 제1저항의 저항비를 조절함에 의해 오프셋 전압을 제거하는 것을 특징으로 한다.-
Patent Agency Ranking
公开(公告)号：KR1019970078012A
公开(公告)日：1997-12-12
申请号：KR1019960018198
申请日：1996-05-28
Applicant: 삼성전자주식회사
IPC: H03K19/00
Abstract: 본 발명은 오프셋이 제거된 버퍼 회로를 공개한다. 그 회로는 입력신호와 제1출력신호 사이에 직렬 연결되는 제1 및 제2저항과, 제1 및 제2저항의 접점과 연결되는 음의 입력단자 및 기준 전위와 연결된 양의 입력단자를 가지고, 제1출력신호를 출력하는 제1연산 증폭기와, 제1출력신호와 제2출력신호 사이에 직렬 연결되는 제3 및 제4저항 및 제3 및 제4저항의 접점과 연결되는 임의 입력단자와 기준 전위와 연결된 양의 입력단자를 가지고, 제2출력신호를 출력하는 제2연산 증폭기를 구비하고, 제1저항과 제3저항의 곱은 제2저항과 제4저항의 곱과 같은 것을 특징으로 하고, 출력 오프셋 전압을 제거함으로써, 버퍼링된 입력전압에 해당하며, 오프셋 에러없는 신호를 출력함으로써, 정확한 버퍼링 기능을 수행하는 효과가 있다.
-
公开(公告)号：KR1019970019106A
公开(公告)日：1997-04-30
申请号：KR1019950030022
申请日：1995-09-14
Applicant: 삼성전자주식회사
Inventor： 박재진
IPC: H03M3/02
Abstract: 본 발명은 음성 통신용으로 많이 사용되는 델타-시그마-델타 변조회로에 임의 상황의 환경에 따라 가변적이고 적응적으로 신호처리를 실시하는 적응제어수단을 추가함으로써, 델타 변조기법의 개념을 도입하여 높은 분해 능력과 사후 필터링차수를 감소시킬 수 있도록 한 델타-시그마-델타 변조회로에 관한 것인 바, 그 특징은 임의의 저달함수를 갖는 예측필터 및 디지탈 적분기와, 양자화기 및 그리고 이력데이터와 예측데이터에 대한 차이를 계산하여 출력하는 다수의 가산기로 구성되어 있는 델타-시그마-델타 변조회로에 있어서, 상기 양자화기로부터 최종출력라인의 디지탈 적분기와 피드백라인의 예측필터로 이러지는 연결단자에 환경에 따라 가변적이고 적응으로 신호처리를 실시하는 제1적응제어수단 및 제2적응제어수단을 각각 접속하여 구 함에 있다.
-
-
公开(公告)号：KR1020160020853A
公开(公告)日：2016-02-24
申请号：KR1020140106127
申请日：2014-08-14
Applicant: 삼성전자주식회사
IPC: G05F3/08
CPC classification number: H03K17/04106 , H03K17/145 , H03K17/162 , H03K2217/0018
Abstract: 시스템-온-칩에포함되는바디바이어스전압생성기는전압분배기및 필터를포함한다. 전압분배기는전원전압및 접지전압사이에연결되고, 저항회로및 제1 주파수를갖는제1 및제2 클럭신호에기초하여동작하는스위치드커패시터(switched capacitor) 회로를포함하고, 저항회로및 스위치드커패시터회로가서로연결되는제1 노드를통해제1 전압을출력한다. 필터는제1 전압에대해필터링을수행하여바디바이어스(body bias) 전압을생성한다.
Abstract translation: 包括在片上系统中的体偏置电压发生器包括电压分配器和滤波器。 电压分配器连接在电源电压和接地电压之间，包括电阻电路和基于具有第一频率的第一和第二时钟信号操作的开关电容器，并且通过第一节点输出第一电压，第一节点是 连接到电阻电路和开关电容电路。 滤波器通过对第一电压进行滤波来产生体偏置电压。
-
公开(公告)号：KR1020140132539A
公开(公告)日：2014-11-18
申请号：KR1020130051824
申请日：2013-05-08
Applicant: 삼성전자주식회사
CPC classification number: H03L7/0991 , H03K5/133 , H03K5/135 , H03L7/0995 , H03L2207/50
Abstract: A digital control oscillator includes: the odd number of first inverters which are connected in a ring-shape; and multiple inverter stages which include the odd number of second inverters, respectively. Each of the odd number of the second inverters included in each of the multiple inverter stages is connected to each of the odd number of the first inverters in a row. The odd number of the second inverters included in a part of the multiple inverter stages is enabled or disabled at the same time by a row unit. Each of the odd number of the second inverters included in the remaining inverter stages of the multiple inverter stages is enabled or disabled independently.
Abstract translation: 数字控制振荡器包括：以环形连接的奇数个第一反相器; 以及分别包括奇数个第二反相器的多个反相器级。 包含在多个逆变器级的每一个中的奇数个第二反相器中的每一个连续地连接到奇数个第一反相器中的每一个。 多个逆变器级的一部分中包括的奇数个第二反相器通过行单元同时被使能或禁止。 多个反相器级的剩余反相器级中包括的奇数个第二反相器中的每一个独立地被使能或禁止。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.02 seconds)
