公开(公告)号：KR1019970008189A

公开(公告)日：1997-02-24

申请号：KR1019950022571

申请日：1995-07-27

Applicant: 삼성전자주식회사

Inventor： 안기식

IPC: G11C11/407

Abstract: 1. 청구범위에 기재된 발명이 속하는 기술 분야
풀업 트랜지스터와 풀다운 트랜지스터를 가지며 메모리 셀의 출력데이타를 구동하기 위한 입출력 드라이버의 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
메모리 셀 어레이의 출력된 레벨을 구동하기 위한 구동속도를 증가시키고 "하이" 레벨에서의 발생되는 노이즈를 감소하기 위한 반도체 메모리 장치의 입출력 구동회로를 제공함에 있다.
3. 발명의 해결방법의 요지
전원전압의 변이에 따라 동작하는 트랜지스터들을 달리하는 것을 요지로 한다.
4. 발명의 중요한 용도
반도체 메모리 장치의 입출력구동회로에 적합하게 사용된다.

公开(公告)号：KR1019970001345B1

公开(公告)日：1997-02-05

申请号：KR1019930014463

申请日：1993-07-28

Applicant: 삼성전자주식회사

Inventor： 정철민 ,  이정희 ,  안기식 ,  박희철

IPC: H01L27/10

CPC classification number: G11C7/1057 ,  G11C7/1051 ,  H03K19/0013 ,  H03K19/017527

Abstract: The level shifter comprises a level shifter means to output by converting to a CMOS level inputting data of ECL level and inverted data and a delay means to control the power consumption of the level shift means by feeding back and delaying the output signal of the level shift means. The level shift means comprises: a first and second bipolar transistor having a common emitter connected with a base inputting the output signal and the inverted output signal of a sense amplifier; a first clamp means to clamp the voltage of the first bipolar transistor; a second clamp means to clamp the voltage of the second bipolar transistor; a first and a second pull-up transistor having a source electrode connected to a power source voltage and a gate electrode connected to a collector of the first and the second bipolar transistor respectively; and a current mirror means comprising a third and a forth bipolar transistor.

Abstract translation: 电平移位器包括电平移位器装置，通过转换为输入ECL电平和反相数据的CMOS电平的CMOS电平;以及延迟装置，用于通过反馈和延迟电平移位的输出信号来控制电平移位装置的功耗 手段。 电平移位装置包括：第一和第二双极晶体管，具有与输入输出信号的基极连接的公共发射极和读出放大器的反相输出信号; 第一钳位装置用于钳位第一双极晶体管的电压; 用于钳位第二双极晶体管的电压的第二钳位装置; 第一和第二上拉晶体管，其源极连接到电源电压;以及栅电极，分别连接到第一和第二双极晶体管的集电极; 以及包括第三和第四双极晶体管的电流镜装置。