公开(公告)号：KR100566699B1

公开(公告)日：2006-04-03

申请号：KR1020040064844

申请日：2004-08-17

Applicant: 삼성전자주식회사

Inventor： 하용호 ,  구봉진 ,  이지혜 ,  배준수

IPC: H01L27/115

CPC classification number: H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/128 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1675

Abstract: 상변화 메모리 장치 및 그 제조 방법에서, 상변화 메모리 장치는 반도체 기판에 게이트, 제1 불순물 영역 및 제2 불순물 영역을 포함하는 트랜지스터와, 상기 트랜지스터의 제1 불순물 영역과 접속하는 배선 라인과, 상기 트랜지스터의 제2 불순물 영역에 접속하는 하부 전극과, 상기 하부 전극 상에 형성되고 제1 상변화 물질로 이루어지는 프로그래밍층 패턴과, 상기 프로그래밍층 패턴상에 형성되고, 상기 제1 상변화 물질에 비해 열전도도가 낮은 도전성 물질로 이루어지는 단열층 패턴 및 상기 단열층 패턴 상에 형성되는 상부 전극을 포함한다. 상기 상변화 메모리 장치는 상기 단열층 패턴을 구비함으로서 열손실이 최소화되어 동작 특성이 향상된다.

Abstract translation: 在相变存储器件及其制造的方法，相变存储器装置包括：晶体管，其包括栅极，在所述半导体衬底的第一杂质区和第二杂质区，连接到所述晶体管的所述第一杂质区的布线，该 形成在所述下电极上的编程层图案，所述编程层图案包括第一相变材料;以及形成在所述编程层图案上的第二相变材料，所述第一相变材料具有导热率 由导电性低的导电性材料构成的绝热层图案和在绝热层图案上形成的上部电极。 相变存储器件设置有绝缘层图案，使得热损失最小化并且操作特性得到改善。

公开(公告)号：KR1020060016312A

公开(公告)日：2006-02-22

申请号：KR1020040064712

申请日：2004-08-17

Applicant: 삼성전자주식회사

Inventor： 구봉진 ,  하용호 ,  이지혜

IPC: H01L27/115

CPC classification number: G11C13/0004 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1608 ,  Y10S438/90

Abstract: 상변화 메모리 장치 및 그 제조 방법에서, 상변화 메모리 장치는 반도체 기판 상에 구비되고 상부 표면이 질화된 층간 절연막, 상기 층간 절연막 내에 구비되고, 반도체 기판의 도전 영역과 접속하고 상부 표면이 질화된 하부 전극, 상기 표면이 질화된 하부 전극 및 층간 절연막 상에 구비되는 상변화 물질층 및 상기 상변화 물질층 상에 구비되는 상부 전극을 포함한다. 상기 상변화 물질층의 하지막이 질화됨으로서 상변화 물질층의 입자 및 결정 구조 균일성이 향상된다.

Abstract translation: 在相变存储器件及其制造的方法中，相变存储器装置，在设置在半导体基板表面上设置被氮化的层间绝缘膜，层间绝缘膜，所述连接和所述半导体衬底的导电区域和氮化物底部的上表面上 形成在相变材料层上的上电极以及形成在相变材料层上的上电极。 氮化相变材料层的底层膜以改善相变材料层的晶粒和晶体结构均匀性。

公开(公告)号：KR100505701B1

公开(公告)日：2005-08-03

申请号：KR1020030056011

申请日：2003-08-13

Applicant: 삼성전자주식회사

Inventor： 하용호 ,  조백형 ,  이지혜

IPC: G11C13/02

CPC classification number: G11C13/0069 ,  G11C7/04 ,  G11C13/0004 ,  G11C2013/0092

Abstract: 상 변화 메모리의 셋(set) 시간을 최소화하는 프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입 드라이버 회로가 개시된다. 본 발명의 실시예에 따른 프로그래밍 방법은, 인가되는 전류 펄스에 응답하여 고 저항 또는 저 저항으로 상태가 변화되는 상 변화 물질을 구비하는 상 변화 메모리 장치의 프로그래밍(programming) 방법에 있어서, 상기 상 변화 물질의 상태를 저 저항 상태로 만들기 위하여 소정의 전류 크기를 가지는 제 1 스테이지(stage)와 상기 제 1 스테이지의 전류 크기보다 큰 전류 크기를 가지는 제 2 스테이지를 구비하는 전류 펄스를 상기 상 변화 물질로 인가하는 단계를 구비한다. 상기 제 1 스테이지의 전류 크기는 상기 상 변화 물질의 상태가 저 저항 상태로 되기 위한 핵 형성 확률이 가장 큰 온도로 상기 상 변화 물질을 가열시키는 전류 크기이다. 상기 제 2 스테이지의 전류 크기는 상기 상 변화 물질의 상태가 저 저항 상태로 되기 위한 결정 성장 확률이 가장 큰 온도로 상기 상 변화 물질을 가열시키는 전류 크기이다. 상기 제 2 스테이지는 상기 제 1 스테이지 다음에 온다. 본 발명에 따른 프로그래밍 방법 및 기입 드라이버 회로는 상 변화 물질의 결정화 동작시 상 변화 물질이 핵 형성 단계를 거치고 결정 성장 단계를 거치도록 함으로써 결정화 동작의 속도를 빠르게 할 수 있는 장점이 있다.