반도체 소자 제조용 플라즈마 장치
    57.
    发明公开
    반도체 소자 제조용 플라즈마 장치 无效
    用于制造半导体器件的等离子体设备

    公开(公告)号:KR1020080048310A

    公开(公告)日:2008-06-02

    申请号:KR1020060118552

    申请日:2006-11-28

    CPC classification number: H01J37/32944 H01L21/67288

    Abstract: A plasma apparatus for manufacturing a semiconductor device is provided to prevent the generation of an arc and to prevent damage of a wafer by using a digital signal processor. A power supply unit(110) supplies electric power to a plasma chamber(100). An electrical signal measurement unit(120) measures an electrical signal supplied to the plasma chamber and outputs a measured value. A control unit(130) receives the measured value outputted from the electrical signal measurement unit, compares the measured value with a predetermined range, and controls an operation of the power supply unit. The control unit includes an analog/digital converter(132) for converting the measured value to a digital signal, a digital signal processor(134) for comparing the digital signal with the predetermined range, and an interlock part(136) for controlling the operation of the power supply unit.

    Abstract translation: 提供一种用于制造半导体器件的等离子体装置,以防止产生电弧并且通过使用数字信号处理器来防止晶片的损坏。 电源单元(110)向等离子体室(100)供电。 电信号测量单元(120)测量提供给等离子体室的电信号并输出​​测量值。 控制单元(130)接收从电信号测量单元输出的测量值,将测量值与预定范围进行比较,并控制电源单元的操作。 控制单元包括用于将测量值转换为数字信号的模拟/数字转换器(132),用于将数字信号与预定范围进行比较的数字信号处理器(134),以及用于控制操作的互锁部分(136) 的电源单元。

    플라즈마 모니터링장치와 플라즈마 모니터링 방법
    58.
    发明授权
    플라즈마 모니터링장치와 플라즈마 모니터링 방법 有权
    用于监测等离子体的装置和监测等离子体的方法

    公开(公告)号:KR100688980B1

    公开(公告)日:2007-03-08

    申请号:KR1020050059283

    申请日:2005-07-01

    Abstract: 본 발명은 플라즈마 모니터링 장치와 플라즈마 모니터링 방법에 관한 것이다. 본발명에 따른 플라즈마 모니터링 장치는 플라즈마로부터의 광선 빔(light beam)을 감지하는 광학 센서와, 상기 광학 센서가 감지한 광선 빔으로부터 특정 영역 별로 방출 강도를 나타내는 발광분광분석기(emission spectrometer)와, 상기 특정 영역 별로의 방출 강도로부터 특정 물질의 농도변화를 계산하는 데이터 처리부를 포함하는 것을 특징으로 한다. 이에 의해 플라즈마 내에서의 특정 물질의 농도를 실시간으로 관찰할 수 있는 플라즈마 모니터링 장치가 제공된다.

    고유전체 캐패시터의 제조 방법

    公开(公告)号:KR100517542B1

    公开(公告)日:2005-12-09

    申请号:KR1019970062879

    申请日:1997-11-25

    Inventor: 한재현

    Abstract: 본 발명은 배리어막의 산화를 최소화하는 고유전체 캐패시터의 제조 방법에 관한 것으로, 반도체 기판 상에 층간절연막을 형성한다. 상기 층간절연막을 식각 하여 콘택홀을 형성한 후, 이를 도전막으로 채워서 콘택 플러그를 형성한다. 상기 콘택 플러그 상에 배리어막 및 캐패시터 하부전극을 차례로 형성하고, 상기 배리어막의 양측벽을 F를 포함하는 케미컬에 의한 건식식각 또는 습식 케미컬을 사용한 습식식각 방법을 사용하여 선택적으로 식각 함으로써, 상기 캐패시터 하부전극에 대해 리세스된 배리어막을 형성한다. 상기 리세스된 배리어막의 양측벽에 절연막으로 스페이서를 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 배리어막을 선택적으로 식각 하여 캐패시터 하부전극에 대해 리세스된 배리어막을 형성 함으로써 배리어막의 산화를 최소화시킬 수 있고, 배리어막 스페이서 형성시 캐패시터 하부전극의 양측 면적의 손실을 방지할 수 있으며, 그 재현성을 향상시킬 수 있다.

Patent Agency Ranking