-
公开(公告)号：KR100276695B1
公开(公告)日：2001-03-02
申请号：KR1019980052020
申请日：1998-11-30
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: 본 발명은 전계 효과 트랜지스터의 폴리실리콘 게이트 형성 방법에 관한 것이다.
본 발명에서는 리소그라피 공정에 의하여 전도 채널에 수직으로 폴리실리콘 게이트를 형성하며, 폴리실리콘 게이트의 측면 산화 공정과 식각 공정을 이용하여 게이트의 길이를 리소그라피 공정에 의하여 정해진 선폭 미만으로 줄인다. 이에 따라 전계 효과 트랜지스터의 소오스와 드레인 간의 길이도 줄일 수 있다.
본 발명의 방법을 이용하여 전계 효과 트랜지스터의 게이트 길이를 극한적으로 줄임으로써, 이에 따르는 양자 효과의 전자 소자를 제작할 수 있다.-
公开(公告)号：KR1020000033998A
公开(公告)日：2000-06-15
申请号：KR1019980051093
申请日：1998-11-26
Applicant: 한국전자통신연구원
IPC: H01L29/06
Abstract: PURPOSE: An electron device using a quantum point tunneling junction arrangement is provided to utilize as a memory device or a multiple logic device. CONSTITUTION: An electron device using a quantum point tunneling junction arrangement is that a rhombus quantum bundle in which one unit is consisted of four quantum points holds in common a quantum point with a near quantum bundle and, simultaneously, is arranged in a line to form of a quantum arrangement of a chain structure(30) a total quantum points. A source terminal(10) and a drain terminal(20) are connected to both ends of the quantum arrangement of a chain structure. A multiple coulomb step is formed by a bias voltage between the source and the drain terminals.
Abstract translation: 目的：提供一种使用量子点隧道结结构的电子器件，用作存储器件或多个逻辑器件。 构成：使用量子点隧道连接装置的电子器件是其中一个单元由四个量子点组成的菱形量子束共同地具有近量子束的量子点，并且同时被布置成一行以形成 一个链结构的量子排列（30）的总量子点。 源极端子（10）和漏极端子（20）连接到链结构的量子布置的两端。 源极和漏极之间的偏置电压形成多重库仑级。
-
公开(公告)号：KR100250439B1
公开(公告)日：2000-04-01
申请号：KR1019970065334
申请日：1997-12-02
Applicant: 한국전자통신연구원
IPC: H01L27/092
Abstract: PURPOSE: A method for manufacturing a mono-electron transistor using sublimation and oxidation of electron beam is provided to propose a new method for forming a super fine metal-insulating material-a metal tunneling junction. CONSTITUTION: A silicon oxide layer(12) is formed on a silicon substrate(11). An electron beam register is formed on the silicon oxide layer(12). An aluminium(13) is deposited thereon. The electron beam register is removed. A quantum wire of an oxide aluminium layer/aluminium layer is formed. A source(15) of the oxide aluminium layer/aluminium layer, a drain(16), a gate(17), and a quantum wire(18) of the oxide aluminium layer/aluminium layer of a bar structure connecting the source(15) and the drain(16) are formed by performing the same process as the above.
Abstract translation: 目的：提供一种使用电子束升华和氧化制造单电子晶体管的方法，以提出一种形成超细金属绝缘材料 - 金属隧道结的新方法。 构成：在硅衬底（11）上形成氧化硅层（12）。 在氧化硅层（12）上形成电子束寄存器。 在其上沉积铝（13）。 电子束寄存器被去除。 形成氧化铝层/铝层的量子线。 氧化铝层/铝层的源（15），连接源（15）的棒结构的氧化铝层/铝层的漏极（16），栅极（17）和量子线（18） ）和漏极（16）通过执行与上述相同的处理形成。
-
公开(公告)号：KR1019990047098A
公开(公告)日：1999-07-05
申请号：KR1019970065334
申请日：1997-12-02
Applicant: 한국전자통신연구원
IPC: H01L27/092
Abstract: 본 발명은 전자빔 승화(sublimation) 및 산화 공정을 이용하여 금속-절연체-금속의 초미세 터널링 접합을 형성하고, 이를 이용한 전자빔 승화 및 산화를 이용한 단전자 트랜지스터의 제조 방법에 관한 것이다.
본 발명의 단전자 트랜지스터의 제조 공정은 실리콘 기판 상에 수 천Å의 실리콘 산화막을 입히고, 전자빔 리소그래피와 리프트오프(lift-off) 방법을 사용하여 수십Å 두께의 알루미늄 산화막(Al
2 O
3 )과 같은 전자 감광층(electron sensitive layer) 및 수십Å 두께의 알루미늄층으로 된 양자 세선을 형성하는 제 1 공정, 상기 결과물에 전자빔 주사하여 전자빔에 의하여 산화막을 승화(sublimation)시키는 제 2 공정, 상기의 승화(sublimation)에 의해 노출된 금속을 산화시킴으로써 소스(source)와 양자점(quantum dot), 그리고 양자점과 드레인(drain)을 형성하는 제 3 공정으로 이루어진다.-
公开(公告)号：KR1019990039430A
公开(公告)日：1999-06-05
申请号：KR1019970059535
申请日：1997-11-12
Applicant: 한국전자통신연구원
IPC: H01L29/775 , B82Y10/00
Abstract: 본 발명은 폐곡선의 양자점 관통 접합 배열을 이용한 다기능 소자에 관한 것으로서, 단전자 관통(single electron tunneling) 및 다중 쿨롱 에너지 갭(multiple Coulomb gaps) 현상을 이용한 다기능 소자에 관한 것이다. 핵심 소자 구조는 폐곡선을 이루는 양자점 배열이며 양자점 사이는 관통 접합에 의해 연결된 구조이다. 이의 주 기능은 다중 논리(multi-valued logic) 소자를 위한 다중 스위칭이며, 단전자 관통 단위 소자의 크기가 수십 나노미터 이하이므로 전체 크기가 서브미크론 수준으로 소형화 및 집적화에 유리하고, 전류 소모가 기존의 유사 성능의 소자에 비하여 훨씬 적은 장점을 보유하고 있다.
-
Patent Agency Ranking
公开(公告)号：KR100174872B1
公开(公告)日：1999-02-01
申请号：KR1019950047862
申请日：1995-12-08
Applicant: 한국전자통신연구원
CPC classification number: G01L1/2293
Abstract: 본 발명은 초박막의 금속합금층으로 형성되는 Mo-C의 압저항체와이 압저항체의 양단에 접촉되어 형성되는 제1전극 및 제2전극과 상기 압저항체의 표면과 제1전극과 제2전극의 일부표면을 덮는 Si-C 절연막으로 된 보호절연막이 형성된 구조를 갖는 압 저항소자 및 그의 제조방법을 제공한다.
이러한 구성을 갖는 본 발명의 압 저항소자는 단원자층으로 이루어지는 초박막의 압저항체를 사용함으로써 매우 미소한 압력을 감지하여 계측할 수 있으며 종래의 기술에서 압저항체로 사용된 반도체 재료에 비하여 소자의 성능이 현저히 향상된다.-
公开(公告)号：KR100148420B1
公开(公告)日：1998-10-15
申请号：KR1019940022872
申请日：1994-09-10
Applicant: 한국전자통신연구원
IPC: H01L41/08 , H01L29/786
Abstract: 본 발명은 압전 효과(piezo-electric effect)를 이용한 트랜지스터에 관한 것으로서, 특히 금속초박막으로 구성된 압전소자에 관한 것이다.
본 발명의 압전소자는 소정 전압에 의해 소정의 역학적인 힘을 발생시킬 수 있는 압전막과, 상기 압전막의 역학적인 힘에 의해 전기저항이 변화되어 전자의 흐름을 제어할 수 있도록 상기 압전막 하부에 형성된 금속초박막으로 이루어진 전자 통로와, 상기 압전막 상부에 형성되어 압전막에 압전 효과를 일으킬 수 있도록 소정 전압을 인가하기 위한 전극으로 구성되어, 상기 전극과 초박막 금속 사이에 전기장을 인가할 때, 압전효과에 의한 역학적인 힘이 압전막 하부의 전자 통로의 저항을 변화시킴으로써, 통상의 트랜지스터와 같은 효과를 발휘할 수 있다.-
公开(公告)号：KR1019970054339A
公开(公告)日：1997-07-31
申请号：KR1019950047861
申请日：1995-12-08
Applicant: 한국전자통신연구원
IPC: H01L29/70
Abstract: 본 발명은 평면 공명관통 다이오드에 관한 것으로서, 반절연성 GaAs의 반도체 기판과, 상기 반도체 기판의 상부에 형성된 불순물이 도핑되지 않은 GaAs의 버퍼층과, 상기 버퍼층의 상부에 형성된 불순물이 도핑되지 않은 AlGaAs의 스페이서층, 상기 스페이서층의 상부에 형성된 N형 불순물이 도핑된 AlGaAs의 도핑층과, 상기 도핑층 상부의 소정 부분에 채널 영역에 의해 소정 거리 이격되어 형성된 N형 불순물이 도핑된 GaAs의 캡층과, 상기 캡층의 상부에 형성된 오믹 전극과, 상기 오믹전극의 하부 캡층에서 상기 버퍼층 까지 상기 오믹전극과 합금되어 형성된 오믹 접촉 영역과, 상기 버퍼층 상부의 상기 오믹 접촉 영역 사이에 형성된 2차원 전자 기체층과, 상기 도핑층의 채널 영역 상부에 채널의 폭 방향으로 길게 형성된 제1, 제2 및 제3 게이트 전극을 포함한 . 따라서, 공명관통 전류를 극대화하므로 높은 음미분저항을 얻을 수 있고, 다수의 게이트 전압을 조절할 수 있으므로 공명 관통 전류를 조절할 수 있으며, 또한, 다른 특성을 갖는 반도체 소자와의 집적화가 가능하다.
-
公开(公告)号：KR1019960012587A
公开(公告)日：1996-04-20
申请号：KR1019940022872
申请日：1994-09-10
Applicant: 한국전자통신연구원
IPC: H01L41/08 , H01L29/786
Abstract: 본 발명은 압전 효과(piezo-electric effect)를 이용한 트랜지스터에 관한 것으로서, 특히 금속 초박막으로 구성된 압전 소자에 관한 것이다. 본 발명의 압전소자는 소정 전압에 의해 소정의 역학적인 힘을 발생시킬 수 있는 압전막과, 상기압전막의 역학적인 힘에 의해 전기 저항이 변화되어 전자의 흐름을 제어할 수 있도록 상기 압전막 하부에 형성된 금속 초박막으로 이루어진 전자 통로와, 상기 압전막 상부에 형성되어 압전막에 압전 효과를 일으킬 수 있도록 소정 전압을 인가하기 위한 전극으로 구성되어, 상기 전극과 초박막 금속 사이에 전기장을 인가할 때, 압전 효과에 의한 역학적인 힘이 압전막 하부의 전자 통로의 저항을 변화시킴으로써, 통상의 트랜지스터와 같은 효과를 발휘할 수 있다.
-
-
-
-
-
-
-
-
-
Search Results
61
records
(took 0.021 seconds)
