고속 하다마드 변환 및 고속 푸리에 변환의 선택적 수행장치 및 방법
    51.
    发明授权
    고속 하다마드 변환 및 고속 푸리에 변환의 선택적 수행장치 및 방법 失效
    选择性快速的HADAMARD变换和快速傅里叶变换的方法和方法

    公开(公告)号:KR100577005B1

    公开(公告)日:2006-05-10

    申请号:KR1020030098222

    申请日:2003-12-27

    CPC classification number: G06F17/142 G06F17/145

    Abstract: FHT(fast hadamard transform)와 FFT(fast fourier transform)를 모두 수행할 수 있는 장치가 제공된다. 이 장치에서 FHT가 수행되는 경우에 위상 계수가 항상 1로 설정되며, FFT가 수행되는 경우에 입력 데이터는 입력 순서의 비트가 역순으로 변환되어 입력된다. 또한, 이 장치는 복수 개의 입력 데이터 세트를 동시에 수행할 수 있으며, 이에 따라 다중경로 신호가 분리되어 처리되거나 다중 안테나 신호가 직접 처리될 수 있다.
    FHT, FFT, 수신, 메모리, 지연, 다중 경로, 다중 안테나

    고속 하다마드 변환 및 고속 푸리에 변환의 선택적 수행장치 및 방법
    52.
    发明公开
    고속 하다마드 변환 및 고속 푸리에 변환의 선택적 수행장치 및 방법 失效
    选择性快速的HADAMARD变换和快速傅里叶变换的方法和方法

    公开(公告)号:KR1020050067341A

    公开(公告)日:2005-07-01

    申请号:KR1020030098222

    申请日:2003-12-27

    CPC classification number: G06F17/142 G06F17/145

    Abstract: FHT(fast hadamard transform)와 FFT(fast fourier transform)를 모두 수행할 수 있는 장치가 제공된다. 이 장치에서 FHT가 수행되는 경우에 위상 계수가 항상 1로 설정되며, FFT가 수행되는 경우에 입력 데이터는 입력 순서의 비트가 역순으로 변환되어 입력된다. 또한, 이 장치는 복수 개의 입력 데이터 세트를 동시에 수행할 수 있으며, 이에 따라 다중경로 신호가 분리되어 처리되거나 다중 안테나 신호가 직접 처리될 수 있다.

    다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치 및그 방법
    53.
    发明授权
    다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치 및그 방법 有权
    다중캐리어무선통신수신시리템의캐리어분리장치및그방

    公开(公告)号:KR100377197B1

    公开(公告)日:2003-03-26

    申请号:KR1020000082253

    申请日:2000-12-26

    CPC classification number: H04L5/06 H04B1/7115

    Abstract: In the apparatus and method for separating carrier of multicarrier wireless communication receiver system, each carrier separation is performed after a quantization in a wireless communication receiver system such as a received multicarrier CDMA (Code Division Multiple Access) etc., to thereby reduce the whole number of quantizers and separate multicarrier from a received signal. For that, the apparatus for separating the carrier of the multicarrier wireless communication receiver system includes an internal oscillating unit for generating internal multicarrier; a plurality of frequency transition units for respectively down-converting the multicarrier generated by the internal oscillating unit and moving it to frequency of "0" as a frequency center; and a plurality of filtering units for individually filtering the respective carrier moved by the plurality of frequency transition units to the frequency center as the frequency of "0", through a low frequency pass band and for providing it as an input of a rake receiver.

    Abstract translation: 在用于多载波无线通信接收机系统的载波分离的设备和方法中,在诸如接收到的多载波CDMA(码分多址)等的无线通信接收机系统中进行量化之后执行每个载波分离,从而减少整数 量化器和独立的多载波与接收信号。 为此,用于分离多载波无线通信接收机系统的载波的设备包括:用于生成内部多载波的内部振荡单元; 多个频率转换单元,用于分别下转换由内部振荡单元产生的多载波并将其移动到“0”的频率; 作为一个频率中心; 以及多个滤波单元,用于通过低频通带将由多个频率转换单元移动的相应载波单独滤波到作为频率“0”的频率中心,并用于将其提供为瑞克接收机的输入 。

    비동기 코드분할다중화 통신시스템의 셀 검색기
    54.
    发明授权
    비동기 코드분할다중화 통신시스템의 셀 검색기 有权
    异步码分复用通信系统的小区检测器

    公开(公告)号:KR100363889B1

    公开(公告)日:2002-12-11

    申请号:KR1020000004137

    申请日:2000-01-28

    Abstract: CDMA 통신시스템은 정보를 확산코드인 의사난수(PN) 코드를 사용하여 대역확산하여 전송한다. 따라서 CDMA 통신시스템의 전송정보를 복구하기 위하여 반드시 확산코드의 정보를 알아야 하는데, 확산코드인 의사난수 코드에는 여러 종류의 지연이 발생하기 때문에 이를 제거해야 한다. 이를 위하여 종래에는, 확산신호를 제거한 역확산 신호를 비동기 검파 및 동기 검파를 위하여 주어진 처리이득만큼 더한 후 포함된 위상오차를 제거하기 위한 제곱기 및 곱셈기를 이용하여 위상 오차를 제거한다. 그러나, 이 방법은 처리하여야 할 제곱 및 곱셈의 수가 증가하면 이를 처리하기 위한 복잡도가 증가한다.
    본 발명에서는, 역확산과 동시에 위상오차 성분을 제거를 하는 바, 즉, 입력데이터를 확산코드를 이용하여 복소수 곱을 하여 확산코드를 제거하고, 이 신호를 레지스터에 위상별로 각각 저장하여 지연시키고, 복수역확산 데이터와 레지스터에 의해 지연된 위상별로 곱셈기를 통해 곱한 다음, 두 결과값을 더한다. 이러한 본 발명은, 여러개의 확산코드를 동시에 검색할 때 하드웨어 사용을 줄일 수 있으며, 여러 코드위치에 대한 동시검색과 여러 가지 종류의 코드에 대한 동시 검색이 가능해지고, 하드웨어를 간단하게 구현할 수 있다.

    핑거의 FIFO 수를 줄이는 심볼 컴바이닝 방법, 이를이용한 레이크 수신기 및 이러한 레이크 수신기를구동시키기 위한 방법
    55.
    发明公开
    핑거의 FIFO 수를 줄이는 심볼 컴바이닝 방법, 이를이용한 레이크 수신기 및 이러한 레이크 수신기를구동시키기 위한 방법 有权
    符号组合方法,用于减少指状物的数量,使用其的接收器和用于驱动接收器的方法

    公开(公告)号:KR1020020042046A

    公开(公告)日:2002-06-05

    申请号:KR1020000071747

    申请日:2000-11-29

    CPC classification number: H04B1/7115 H04B1/7117 H04B2201/70707

    Abstract: PURPOSE: A symbol combining method for reducing the number of FIFOs of a finger, a rake receiver using the same and a method for driving the rake receiver are provided to reduce the complexity of the hardware of a FIFO register, used to adjust timing synchronization at each finger, by using a new algorithm in combining multi-path signals in a CDMA communication system. CONSTITUTION: A rake receiver using 3 fingers comprises only one FIFO register(1). When a finger stores a demodulated symbol in the FIFO register(1), the finger stores it together with a previously stored FIFO register value using an adder(2). Therefore the symbols incoming from the fingers are combined and stored. Accordingly, the time synchronization and combining of the symbol demodulated from each finger are executed at one operation. A controller(3) determines the storage location of the symbol demodulated and transmitted from each finger, and helps a symbol combiner read the combined symbol data properly.

    Abstract translation: 目的:提供一种用于减少手指的FIFO数量的符号组合方法,使用该手指的前置雷达接收机和用于驱动瑞克接收机的方法,以减少用于调整定时同步的FIFO寄存器的硬件的复杂度 每个手指通过在CDMA通信系统中组合多路径信号的新算法。 构成:使用3根手指的耙式接收器只包含一个FIFO寄存器(1)。 当手指将解调的符号存储在FIFO寄存器(1)中时,手指使用加法器(2)将其与先前存储的FIFO寄存器值一起存储。 因此,从手指进入的符号被组合并存储。 因此,在一个操作中执行从每个手指解调的符号的时间同步和组合。 控制器(3)确定从每个手指解调并发送的符号的存储位置,并且有助于符号组合器正确地读取组合的符号数据。

    승산기를 사용하지 않는 유한 임펄스 응답 필터 장치
    56.
    发明公开
    승산기를 사용하지 않는 유한 임펄스 응답 필터 장치 有权
    有效的脉冲响应滤波器,不使用多路复用器

    公开(公告)号:KR1020020032157A

    公开(公告)日:2002-05-03

    申请号:KR1020000063098

    申请日:2000-10-26

    CPC classification number: H03H17/0607 H03H17/0226 H03H17/0621 H03H17/0657

    Abstract: PURPOSE: A finite impulse response filter without using multiplier is provided to process an FIR filter operation a look-up table method suitable in a high speed operation without using a multiplier. CONSTITUTION: An input shift register and selector(100) shifts and stores 4 bit filter input, and selects one among the stored input data in response to a clock signal. An address generator(200) generates an address suited to a look-up table of each counting group in response to the data from the input shift register and selector(100). Look-up table groups 0, 3, 1, and 2(300,400,500,600) receive an address of a corresponding group from the address generator(200) and generate a filter output corresponding to the address by a look-up table. Integrator group 0, 3, 1, and 2(700.800,900,1000) shift and integrate results outputted by each counting groups by an input bit number. 4x1 multiplexor(1100) serially outputs of the integrator group 0, 3, 1, and 2(700.800,900,1000) in response to a control signal.

    Abstract translation: 目的:提供一种不使用乘法器的有限脉冲响应滤波器来处理FIR滤波器操作,适用于高速运行的查找表方法,而不使用乘法器。 构成:输入移位寄存器和选择器(100)移位并存储4位滤波器输入,并根据时钟信号选择存储的输入数据之一。 响应于来自输入移位寄存器和选择器(100)的数据,地址发生器(200)产生适合于每个计数组的查找表的地址。 查找表组0,3,1和2(300,400,500,600)从地址生成器(200)接收相应组的地址,并通过查找表生成对应于地址的过滤器输出。 积分器组0,3,1和2(700.800,900,1000)将每个计数组输出的结果移位并整合输入位数。 4×1多路复用器(1100)响应于控制信号串行输出积分器组0,3,1和2(700.800,900,1000)。

    코드분할다중접속 통신 시스템용 고속 병렬 코드 검색기
    57.
    发明公开
    코드분할다중접속 통신 시스템용 고속 병렬 코드 검색기 失效
    高速并行代码搜索器用于代码段多路访问(CDMA)通信系统

    公开(公告)号:KR1020010011737A

    公开(公告)日:2001-02-15

    申请号:KR1019990031258

    申请日:1999-07-30

    CPC classification number: H04B1/708 H04B1/70735 H04B7/2628 H04J13/0022

    Abstract: PURPOSE: A high-speed parallel code searcher for code division multiple access(CDMA) communication systems is provided to implement an initial synchronization searcher in parallel code search by using a small amount of hardware, and to perform parallel processing by using the implemented code searcher. CONSTITUTION: A signal converter(210) receives in-phase data and quadrature-phase data for decimation. A local diffusion code generator(700) consecutively generates local diffusion codes for reverse diffusion. A parallel correlator(200) separates phase error components from the decimated signals, and multiplies the separated components by the diffusion codes generated in the local diffusion code generator(700) for reverse diffusion for integration in parallel by a microprocessor(800). An energy value calculator(300) squares and adds an integrated result for non-coherent calculation, and simultaneously calculates energy values in code positions in parallel. A local maximum energy value detector(400) sequentially selects the energy values calculated in the energy value calculator(300), to detect a local maximum energy value by the code search block without setting up a reference value. If the detected local maximum energy value is larger than a presently stored energy value, a maximum energy value storage(500) stores the detected local maximum energy value as a new local maximum energy value. The microprocessor(800) sets initial values of the number of integration blocks, coherent integration and code search blocks, and controls the diffusion codes to be consecutively outputted if the input data is inputted. And the microprocessor(800) controls the integration of the parallel correlator(200), and reads the stored local maximum energy value every end of search corresponding to the number of the code search blocks, to decide whether to detect the local maximum energy value. And a control value storage(600) reads or writes a control value of the microprocessor(800).

    Abstract translation: 目的:提供用于码分多址(CDMA)通信系统的高速并行码搜索器,通过使用少量的硬件来实现并行码搜索中的初始同步搜索器,并通过使用实现的码搜索器来执行并行处理 。 构成:信号转换器(210)接收用于抽取的同相数据和正交相位数据。 局部扩散码发生器(700)连续地产生用于反向扩散的局部扩散码。 并行相关器(200)将相位误差分量与抽取的信号分开,并将分离的分量乘以在局部扩散码发生器(700)中产生的用于反向扩散的扩散码,以便由微处理器(800)并联。 能量值计算器(300)对非相干计算进行平方并加上积分结果,同时并行计算代码位置的能量值。 局部最大能量值检测器(400)顺序地选择在能量值计算器(300)中计算的能量值,以便通过代码搜索块检测局部最大能量值而不设置参考值。 如果检测到的局部最大能量值大于当前存储的能量值,则最大能量值存储(500)将检测到的局部最大能量值存储为新的局部最大能量值。 微处理器(800)设置积分块数量,相干积分和码搜索块的初始值,并且如果输入数据被输入则控制要连续输出的扩散码。 并且微处理器(800)控制并行相关器(200)的积分,并且对应于代码搜索块的数量的每个搜索结束读取存储的局部最大能量值,以决定是否检测局部最大能量值。 并且控制值存储(600)读取或写入微处理器(800)的控制值。

    디지털 회로로 구성된 2.5 분주장치

    公开(公告)号:KR1019980043601A

    公开(公告)日:1998-09-05

    申请号:KR1019960061528

    申请日:1996-12-04

    Abstract: 본 발명은 디지털 회로로 구성된 2.5 분주장치에 관한 것이다. 그 목적은 카운터 및 간단한 디지털 논리소자를 사용하여 2.5 분주장치를 집적회로 내에 구현하는데에 있다. 그 구성은 클럭을 입력받아 카운팅을 수행하는 카운팅수단과, 파워-온 리셋을 입력받고 나서 클럭에 동기시켜 카운팅 수단을 리셋하거나 카운팅 수단이 소정의 조건을 만족하면서 카운팅 수단을 리셋하는 리셋수단과, 카운팅 수단의 출력을 사용하여 원하는 클럭 라이징인 제1클럭을 생산하는 제1클럭생성 수단과, 제1클럭을 입력클럭의 1/4 주기만큼 지연시켜 제2클럭을 생성하는 제2클럭생성 수단 및 제1클럭과 제2클럭을 입력받아 2.5분주된 클럭을 출력하는 출력수단으로 되어 있다.

    의사난수 매스크 생성기를 이용한 의사난수 발생장치

    公开(公告)号:KR1019950022344A

    公开(公告)日:1995-07-28

    申请号:KR1019930027624

    申请日:1993-12-14

    Abstract: 의사난수 계열 발생장치의 생성다항식만 알면 의사난수 계열을 앞으로 한칸 또는 뒤로 한칸 이동시키기 위한 의사난수 매스크를 생성시키는 의사난수 매스크 변환행렬을 곧바로 구할수 있는 점을 이용하여 의사난수 계열을 임의의 값만큼 이동시키기 위하여 제4도와 같은 구조의 장치를 사용하여 의사난수 매스크 행렬의 행벡터를 계산하고, 제5도와 같은 구조의 장치를 사용하여 의사난수 매스크 행렬의 행벡터와 현재의 의사난수 매스크로부터 새로운 의사난수 매스크를 생성시킨다.

Patent Agency Ranking