Abstract:
FHT(fast hadamard transform)와 FFT(fast fourier transform)를 모두 수행할 수 있는 장치가 제공된다. 이 장치에서 FHT가 수행되는 경우에 위상 계수가 항상 1로 설정되며, FFT가 수행되는 경우에 입력 데이터는 입력 순서의 비트가 역순으로 변환되어 입력된다. 또한, 이 장치는 복수 개의 입력 데이터 세트를 동시에 수행할 수 있으며, 이에 따라 다중경로 신호가 분리되어 처리되거나 다중 안테나 신호가 직접 처리될 수 있다. FHT, FFT, 수신, 메모리, 지연, 다중 경로, 다중 안테나
Abstract:
FHT(fast hadamard transform)와 FFT(fast fourier transform)를 모두 수행할 수 있는 장치가 제공된다. 이 장치에서 FHT가 수행되는 경우에 위상 계수가 항상 1로 설정되며, FFT가 수행되는 경우에 입력 데이터는 입력 순서의 비트가 역순으로 변환되어 입력된다. 또한, 이 장치는 복수 개의 입력 데이터 세트를 동시에 수행할 수 있으며, 이에 따라 다중경로 신호가 분리되어 처리되거나 다중 안테나 신호가 직접 처리될 수 있다.
Abstract:
In the apparatus and method for separating carrier of multicarrier wireless communication receiver system, each carrier separation is performed after a quantization in a wireless communication receiver system such as a received multicarrier CDMA (Code Division Multiple Access) etc., to thereby reduce the whole number of quantizers and separate multicarrier from a received signal. For that, the apparatus for separating the carrier of the multicarrier wireless communication receiver system includes an internal oscillating unit for generating internal multicarrier; a plurality of frequency transition units for respectively down-converting the multicarrier generated by the internal oscillating unit and moving it to frequency of "0" as a frequency center; and a plurality of filtering units for individually filtering the respective carrier moved by the plurality of frequency transition units to the frequency center as the frequency of "0", through a low frequency pass band and for providing it as an input of a rake receiver.
Abstract:
CDMA 통신시스템은 정보를 확산코드인 의사난수(PN) 코드를 사용하여 대역확산하여 전송한다. 따라서 CDMA 통신시스템의 전송정보를 복구하기 위하여 반드시 확산코드의 정보를 알아야 하는데, 확산코드인 의사난수 코드에는 여러 종류의 지연이 발생하기 때문에 이를 제거해야 한다. 이를 위하여 종래에는, 확산신호를 제거한 역확산 신호를 비동기 검파 및 동기 검파를 위하여 주어진 처리이득만큼 더한 후 포함된 위상오차를 제거하기 위한 제곱기 및 곱셈기를 이용하여 위상 오차를 제거한다. 그러나, 이 방법은 처리하여야 할 제곱 및 곱셈의 수가 증가하면 이를 처리하기 위한 복잡도가 증가한다. 본 발명에서는, 역확산과 동시에 위상오차 성분을 제거를 하는 바, 즉, 입력데이터를 확산코드를 이용하여 복소수 곱을 하여 확산코드를 제거하고, 이 신호를 레지스터에 위상별로 각각 저장하여 지연시키고, 복수역확산 데이터와 레지스터에 의해 지연된 위상별로 곱셈기를 통해 곱한 다음, 두 결과값을 더한다. 이러한 본 발명은, 여러개의 확산코드를 동시에 검색할 때 하드웨어 사용을 줄일 수 있으며, 여러 코드위치에 대한 동시검색과 여러 가지 종류의 코드에 대한 동시 검색이 가능해지고, 하드웨어를 간단하게 구현할 수 있다.
Abstract:
PURPOSE: A symbol combining method for reducing the number of FIFOs of a finger, a rake receiver using the same and a method for driving the rake receiver are provided to reduce the complexity of the hardware of a FIFO register, used to adjust timing synchronization at each finger, by using a new algorithm in combining multi-path signals in a CDMA communication system. CONSTITUTION: A rake receiver using 3 fingers comprises only one FIFO register(1). When a finger stores a demodulated symbol in the FIFO register(1), the finger stores it together with a previously stored FIFO register value using an adder(2). Therefore the symbols incoming from the fingers are combined and stored. Accordingly, the time synchronization and combining of the symbol demodulated from each finger are executed at one operation. A controller(3) determines the storage location of the symbol demodulated and transmitted from each finger, and helps a symbol combiner read the combined symbol data properly.
Abstract:
PURPOSE: A finite impulse response filter without using multiplier is provided to process an FIR filter operation a look-up table method suitable in a high speed operation without using a multiplier. CONSTITUTION: An input shift register and selector(100) shifts and stores 4 bit filter input, and selects one among the stored input data in response to a clock signal. An address generator(200) generates an address suited to a look-up table of each counting group in response to the data from the input shift register and selector(100). Look-up table groups 0, 3, 1, and 2(300,400,500,600) receive an address of a corresponding group from the address generator(200) and generate a filter output corresponding to the address by a look-up table. Integrator group 0, 3, 1, and 2(700.800,900,1000) shift and integrate results outputted by each counting groups by an input bit number. 4x1 multiplexor(1100) serially outputs of the integrator group 0, 3, 1, and 2(700.800,900,1000) in response to a control signal.
Abstract:
PURPOSE: A high-speed parallel code searcher for code division multiple access(CDMA) communication systems is provided to implement an initial synchronization searcher in parallel code search by using a small amount of hardware, and to perform parallel processing by using the implemented code searcher. CONSTITUTION: A signal converter(210) receives in-phase data and quadrature-phase data for decimation. A local diffusion code generator(700) consecutively generates local diffusion codes for reverse diffusion. A parallel correlator(200) separates phase error components from the decimated signals, and multiplies the separated components by the diffusion codes generated in the local diffusion code generator(700) for reverse diffusion for integration in parallel by a microprocessor(800). An energy value calculator(300) squares and adds an integrated result for non-coherent calculation, and simultaneously calculates energy values in code positions in parallel. A local maximum energy value detector(400) sequentially selects the energy values calculated in the energy value calculator(300), to detect a local maximum energy value by the code search block without setting up a reference value. If the detected local maximum energy value is larger than a presently stored energy value, a maximum energy value storage(500) stores the detected local maximum energy value as a new local maximum energy value. The microprocessor(800) sets initial values of the number of integration blocks, coherent integration and code search blocks, and controls the diffusion codes to be consecutively outputted if the input data is inputted. And the microprocessor(800) controls the integration of the parallel correlator(200), and reads the stored local maximum energy value every end of search corresponding to the number of the code search blocks, to decide whether to detect the local maximum energy value. And a control value storage(600) reads or writes a control value of the microprocessor(800).
Abstract:
본 발명은 디지털 회로로 구성된 2.5 분주장치에 관한 것이다. 그 목적은 카운터 및 간단한 디지털 논리소자를 사용하여 2.5 분주장치를 집적회로 내에 구현하는데에 있다. 그 구성은 클럭을 입력받아 카운팅을 수행하는 카운팅수단과, 파워-온 리셋을 입력받고 나서 클럭에 동기시켜 카운팅 수단을 리셋하거나 카운팅 수단이 소정의 조건을 만족하면서 카운팅 수단을 리셋하는 리셋수단과, 카운팅 수단의 출력을 사용하여 원하는 클럭 라이징인 제1클럭을 생산하는 제1클럭생성 수단과, 제1클럭을 입력클럭의 1/4 주기만큼 지연시켜 제2클럭을 생성하는 제2클럭생성 수단 및 제1클럭과 제2클럭을 입력받아 2.5분주된 클럭을 출력하는 출력수단으로 되어 있다.
Abstract:
본 발명은 디지틀 신호를 펄스폭 변조신호로 변환하는 장치에 관한 것으로, 계수기(20)를 이용하여 증가하는 방향으로 계수하여 이 결과를 변형회로(30)를 거쳐 계수기 신호를 변환하고 바꾸고자하는 디지틀 값이 저장되어 있는 레지스터의 값에 의해 제어되어 원하는 펄스폭 변조신호가 생성된다.
Abstract:
의사난수 계열 발생장치의 생성다항식만 알면 의사난수 계열을 앞으로 한칸 또는 뒤로 한칸 이동시키기 위한 의사난수 매스크를 생성시키는 의사난수 매스크 변환행렬을 곧바로 구할수 있는 점을 이용하여 의사난수 계열을 임의의 값만큼 이동시키기 위하여 제4도와 같은 구조의 장치를 사용하여 의사난수 매스크 행렬의 행벡터를 계산하고, 제5도와 같은 구조의 장치를 사용하여 의사난수 매스크 행렬의 행벡터와 현재의 의사난수 매스크로부터 새로운 의사난수 매스크를 생성시킨다.