公开(公告)号：DE112020003062T5

公开(公告)日：2022-03-17

申请号：DE112020003062

申请日：2020-06-11

Applicant: IBM

Inventor： GUPTA LOKESH MOHAN ,  NIELSEN KARL ALLEN ,  BORLICK MATTHEW ,  ROBISON MICAH

IPC: G06F12/02

Abstract: Ein Verfahren zum dynamischen Ändern einer logischen Speicherkapazität innerhalb mehrerer Speicherlaufwerke wird offenbart. Bei einer Ausführungsform überwacht ein solches Verfahren innerhalb einer Speicherumgebung Merkmale (z.B. Alter, Verschleiß usw.) mehrerer Speicherlaufwerke. Jedem Speicherlaufwerk ist ein Ausmaß an Überbereitstellung zugehörig. Auf Grundlage der Merkmale modifiziert das Verfahren regelmäßig eine logische Speicherkapazität der Speicherlaufwerke, um das Ausmaß an Überbereitstellung zu ändern. Anschließend organisiert das Verfahren die Speicherlaufwerke innerhalb verschiedener Speichergruppen (z.B. RAID-Arrays, Speicherebenen, Verarbeitungsprozessen usw.) auf Grundlage ihrer logischen Speicherkapazität neu. Beispielsweise kann das Verfahren Speicherlaufwerke mit derselben logischen Speicherkapazität so weit wie möglich innerhalb derselben Speichergruppen platzieren. Ein entsprechendes System und Computerprogrammprodukt werden ebenfalls offenbart.

公开(公告)号：DE112011100564B4

公开(公告)日：2021-08-26

申请号：DE112011100564

申请日：2011-01-07

Applicant: IBM

Inventor： PLETKA ROMAN ,  ELEFTHERIOU EVANGELOS ,  HAAS ROBERT ,  HU XIAO-YU ,  HSU YU-CHENG ,  GUPTA LOKESH MOHAN ,  HYDE II JOSEPH SMITH ,  BEN-HASE MICHAEL THOMAS ,  SANCHEZ ALFRED EMILIO ,  ASH KEVIN JOHN

IPC: G06F12/08

Abstract: Vorrichtung für das Einfügen eines Flash-basierten Caches in ein Speichersystem (200), wobei die Vorrichtung Folgendes umfasst:ein Eingabe-/Ausgabe(E/A)-Gehäuse (202a-n) mit einer Vielzahl von Steckplätzen für die Aufnahme von Hostadapters (208a-n) und Einheitenadapters (210a-n);einen Hostadapter, der in einem ersten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Hostadapter in einem Innenraum des E/A-Gehäuses befindet, wobei der Hostadapter konfiguriert ist, um einen Host (204a-n) mit dem E/A-Gehäuse zu verbinden;einen Einheitenadapter (210a-n), der in einem zweiten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Einheitenadapter in dem Innenraum des E/A-Gehäuses befindet, wobei der Einheitenadapter konfiguriert ist, um eine Speichereinheit (206a-n) mit dem E/A-Gehäuse zu verbinden;eine Flash-basierte Caching-Einheit („Flash-Cache“) (220an), die in einem dritten Steckplatz des E/A-Gehäuses so eingesetzt ist, dass sich der Flash-Cache in dem Innenraum des E/A-Gehäuses befindet, wobei der Flash-Cache einen Flash-basierten Speicher umfasst, der so konfiguriert ist, dass er Daten zwischenspeichert, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der Flash-Cache in Bereiche unterteilt ist, die umfassen: einen Lese-Cachebereich (304), der Daten zwischenspeichert, die Lese-Datenanforderungen zugehörig sind, einen Schreib-Cachebereich (302), der Daten zwischenspeichert, die Schreib-Datenanforderungen zugehörig sind, einen Zusatz-Lese-Cachebereich (306), der einen Cache mit Daten verwaltet, die bereits in eine Speichereinheit ausgelagert wurden, so dass die Daten aus dem Zusatz-Lese-Cachebereich abgerufen werden können, und einen Speicherbereich (308) für das Speichern von Daten, die nicht in eine Speichereinheit ausgelagert wurden, so dass die Daten aus dem Speicherbereich abgerufen werden;einen primären Prozessorkomplex (214a) außerhalb des E/A-Gehäuses, der Datenanforderungen verwaltet, welche durch das E/A-Gehäuse verarbeitet werden, wobei der primäre Prozessorkomplex mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um die Datenanforderungen zu verwalten, wobei der primäre Prozessorkomplex einen ersten DRAM-Cache (Dynamic Random Access Memory, dynamischer Arbeitsspeicher) (216a) für das vorübergehende Zwischenspeichern von Daten umfasst, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der primäre Prozessorkomplex so konfiguriert ist, dass er Daten, die in dem ersten DRAM-Cache zwischengespeichert sind, in den Flash-Cache auslagert;einen sekundären Prozessorkomplex (214b) außerhalb des E/A-Gehäuses, der als eine sekundäre Verwaltungseinheit für Datenanforderungen dient, welche durch das E/A-Gehäuse verarbeitet werden, wobei der sekundäre Prozessorkomplex mit dem Hostadapter, dem Einheitenadapter und dem Flash-Cache Daten austauscht, um als Reaktion auf einen Ausfall des primären Prozessorkomplexes Datenanforderungen zu verwalten, wobei der sekundäre Prozessorkomplex einen zweiten DRAM-Cache (216b) für das vorübergehende Zwischenspeichern von Daten umfasst, die Datenanforderungen zugehörig sind, welche durch das E/A-Gehäuse verarbeitet werden, wobei der sekundäre Prozessorkomplex so konfiguriert ist, dass er Daten, die in dem zweiten DRAM-Cache zwischengespeichert sind, in den Flash-Cache auslagert.

公开(公告)号：IN4679CHN2014A

公开(公告)日：2015-09-18

申请号：IN4679CHN2014

申请日：2014-06-20

Applicant: IBM

Inventor： GUPTA LOKESH MOHAN ,  KALOS MATTHEW JOSEPH ,  BENHASE MICHAEL THOMAS ,  NIELSEN KARL ALLEN ,  ASH KEVIN JOHN

IPC: G06F12/08

Abstract: Provided are a computer program product system and method for managing data in a cache system comprising a first cache a second cache and a storage system. A determination is made of tracks stored in the storage system to demote from the first cache. A first stride is formed including the determined tracks to demote. A determination is made of a second stride in the second cache in which to include the tracks in the first stride. The tracks from the first stride are added to the second stride in the second cache. A determination is made of tracks in strides in the second cache to demote from the second cache. The determined tracks to demote from the second cache are demoted.

公开(公告)号：GB2522742A

公开(公告)日：2015-08-05

申请号：GB201419680

申请日：2014-11-05

Applicant: IBM

Inventor： ASH KEVIN JOHN ,  GUPTA LOKESH MOHAN

IPC: G06F3/06 ,  G06F12/08

Abstract: Embodiments for efficient thresholding of nonvolatile storage (NVS) for a plurality of types of storage rank groups by a processor. Target storage devices are determined in a pool of target storage devices as one of a hard disk drive (HDD) and a solid-state drive (SSD) device. Each target storage device classified into an SSD rank group, a Nearline rank group, an Enterprise rank group, and an Ultra-SSD rank group in the pool of target storage devices. The Nearline rank group and the Enterprise rank group comprise a HDD rank group, and the Nearline rank group, the Enterprise rank group, and the SSD rank group comprise the Non­Ultra-SSD rank group. Thresholds are adjusted for preventing space allocation in the NVS for at least one of the classified target storage devices based on one of the presence and absence of identified types of the classified target storage devices.

公开(公告)号：DE112012002615T5

公开(公告)日：2014-12-11

申请号：DE112012002615

申请日：2012-07-02

Applicant: IBM

Inventor： GUPTA LOKESH MOHAN ,  HAFNER JAMES LEE ,  BENHASE MICHAEL THOMAS ,  GILL BINNY SHER

IPC: G06F12/08

Abstract: Es werden ein Computerprogrammprodukt, ein System und ein Verfahren zum Vorabladen von Datenspuren und Paritätsdaten zur Verwendung zum Auslagern aktualisierter Spuren bereitgestellt. Es wird eine Schreibanforderung empfangen, die mindestens eine aktualisierte Spur für die Gruppe von Spuren enthält. Die mindestens eine aktualisierte Spur wird in einer ersten Cache-Einheit gespeichert. An die mindestens eine Speichereinheit mit sequenziellem Zugriff wird eine Anforderung zum Vorabladen gesendet, um Spuren aus der Gruppe von Spuren vorab in eine zweite Cache-Einheit zu laden. Es wird eine Leseanforderung erzeugt, um die vorab geladenen Spuren nach dem Senden der Anforderung zum Vorabladen zu lesen. Die der Leseanforderung von der zweiten Cache-Einheit zurückgesendeten gelesenen vorab geladenen Spuren werden in der ersten Cache-Einheit gespeichert. Aus der mindestens einen aktualisierten Spur und den gelesenen vorab geladenen Spuren werden neue Paritätsdaten berechnet.

公开(公告)号：GB2513557A

公开(公告)日：2014-11-05

申请号：GB201306281

申请日：2011-08-18

Applicant: IBM

Inventor： BEARDSLEY BRENT CAMERON ,  GUPTA LOKESH MOHAN ,  HYDE JOSEPH SMITH II ,  BENHASE MICHAEL THOMAS ,  WILLIAMS SONNY EARL

IPC: G06F12/08 ,  G06F12/12

Abstract: In a computing storage environment for destaging data from nonvolatile storage (NVS) to a storage unit, write caching for sequential tracks by a processor device is provided. When a first track is determined to be sequential, and an earlier track is also determined to be sequential, a temporal bit associated with the earlier track is cleared to allow for destage of data of the earlier track. If a temporal bit for one of a plurality of additional tracks in one of a plurality of strides in a modified cache is determined to be not set, a stride associated with the one of the plurality of additional tracks is selected for a destage operation. If the NVS exceeds a predetermined storage threshold, a predetermined one of the plurality of strides is selected for the destage operation.

公开(公告)号：GB2504911B

公开(公告)日：2014-06-25

申请号：GB201321577

申请日：2012-05-22

Applicant: IBM

Inventor： BENHASE MICHAEL THOMAS ,  GUPTA LOKESH MOHAN ,  KALOS MATTHEW JOSEPH ,  GILL BINNY SHER

IPC: G06F12/08 ,  G06F11/16

Abstract: Provided a computer program product, system, and method for cache management of tracks in a first cache and a second cache for a storage. The first cache maintains modified and unmodified tracks in the storage subject to Input/Output (I/O) requests. Modified and unmodified tracks are demoted from the first cache. The modified and the unmodified tracks demoted from the first cache are promoted to the second cache. The unmodified tracks demoted from the second cache are discarded. The modified tracks in the second cache that are at proximate physical locations on the storage device are grouped and the grouped modified tracks are destaged from the second cache to the storage device.

公开(公告)号：GB2506042A

公开(公告)日：2014-03-19

申请号：GB201321720

申请日：2012-05-22

Applicant: IBM

Inventor： BENHASE MICHAEL THOMAS ,  GUPTA LOKESH MOHAN ,  KALOS MATTHEW JOSEPH ,  GILL BINNY SHER

IPC: G06F12/08

Abstract: Provided are a computer program product, system, and method for using an attribute of a write request to determine where to cache data in a storage system having multiple caches including non-volatile storage cache in a sequential access storage device. Received modified tracks are cached in the non- volatile storage device integrated with the sequential access storage device in response to determining to cache the modified tracks. A write request having modified tracks is received. A determination is made as to whether an attribute of the received write request satisfies a condition. The received modified tracks for the write request are cached in the non- volatile storage device in response to determining that the determined attribute does not satisfy the condition. A destage request is added to a request queue for the received write request having the determined attribute not satisfying the condition.

公开(公告)号：GB2505969A

公开(公告)日：2014-03-19

申请号：GB201219067

申请日：2012-10-24

Applicant: IBM

Inventor： ELEFTHERIOU EVANGELOS STAVROS ,  KOLTSIDAS IOANNIS ,  HU XIAO-YU ,  PLETKA ROMAN ,  HAAS ROBERT ,  BLINICK STEPHEN L ,  KALOS MATTHEW JOSEPH ,  GUPTA LOKESH MOHAN ,  BENHASE MICHAEL THOMAS

IPC: G06F12/08 ,  G06F12/12

Abstract: A method for moving data in a computing storage environment having a cache memory with at least a lower level and a higher level 218 comprises; splitting or dividing a data segment [600, fig. 6A] comprising partial data segments (including at least one which has been requested) into a requested portion of data 606 and an unrequested portion 608; positioning the requested data at a most recently used (MRU) end if a demotion queue in the higher level of cache; positioning the unrequested data at a least recently used (LRU) portion of the demotion queue; and pinning the unrequested data in place until a write of the entire data segment to the lower level of cache completes. The higher level cache may be dynamic random access memory (DRAM), and require fewer resources to access than the lower level cache, which may be flash memory. It may be determined whether one of the partial data segments should be cached on the lower level prior to promoting the whole data segment.

公开(公告)号：GB2504911A

公开(公告)日：2014-02-12

申请号：GB201321577

申请日：2012-05-22

Applicant: IBM

Inventor： BENHASE MICHAEL THOMAS ,  GUPTA LOKESH MOHAN ,  KALOS MATTHEW JOSEPH ,  GILL BINNY SHER

IPC: G06F12/08 ,  G06F11/16

Abstract: Provided a computer program product, system, and method for cache management of tracks in a first cache and a second cache for a storage. The first cache maintains modified and unmodified tracks in the storage subject to Input/Output (I/O) requests. Modified and unmodified tracks are demoted from the first cache. The modified and the unmodified tracks demoted from the first cache are promoted to the second cache. The unmodified tracks demoted from the second cache are discarded. The modified tracks in the second cache that are at proximate physical locations on the storage device are grouped and the grouped modified tracks are destaged from the second cache to the storage device.