-
公开(公告)号:GB2493243B
公开(公告)日:2014-04-23
申请号:GB201210250
申请日:2012-06-11
Applicant: IBM
Inventor: HU XIAO-YU , KOLTSIDAS LOANNIS , PLETKA ROMAN , HAAS ROBERT
-
公开(公告)号:GB2505969A
公开(公告)日:2014-03-19
申请号:GB201219067
申请日:2012-10-24
Applicant: IBM
Inventor: ELEFTHERIOU EVANGELOS STAVROS , KOLTSIDAS IOANNIS , HU XIAO-YU , PLETKA ROMAN , HAAS ROBERT , BLINICK STEPHEN L , KALOS MATTHEW JOSEPH , GUPTA LOKESH MOHAN , BENHASE MICHAEL THOMAS
Abstract: A method for moving data in a computing storage environment having a cache memory with at least a lower level and a higher level 218 comprises; splitting or dividing a data segment [600, fig. 6A] comprising partial data segments (including at least one which has been requested) into a requested portion of data 606 and an unrequested portion 608; positioning the requested data at a most recently used (MRU) end if a demotion queue in the higher level of cache; positioning the unrequested data at a least recently used (LRU) portion of the demotion queue; and pinning the unrequested data in place until a write of the entire data segment to the lower level of cache completes. The higher level cache may be dynamic random access memory (DRAM), and require fewer resources to access than the lower level cache, which may be flash memory. It may be determined whether one of the partial data segments should be cached on the lower level prior to promoting the whole data segment.
-
公开(公告)号:GB2503655A
公开(公告)日:2014-01-08
申请号:GB201211472
申请日:2012-06-28
Applicant: IBM
Inventor: CACHIN CHRISTIAN , HAAS ROBERT , KURMUS ANIL , SORNIOTTI ALESSANDRO
Abstract: The invention relates to a computer-implemented method for storing an object that comprises providing (S10) an object, an ordering vector of the object, the ordering vector being associated to a lexicographic order having at least one dimension, and base keys associated to each dimension of the lexicographic order. The method also comprises deriving (S20) a key by firstly retrieving (S210) the base key associated to the first dimension of the lexicographic order for which the ordering vector has a value different from the smallest value, and, lastly applying (S240) a one way function a number of times corresponding to the value of the vector for the first dimension for which the ordering vector has a different value from the smallest value, or a number of times corresponding to the value of the vector for the last dimension of the order. The method then comprises encrypting (S30) the object with the key, and storing (S40) the object as encrypted. Such a system improves the secure deletion of objects stored on a storage system of a computerized system and, in particular, provides for a reduction in the number of keys that need to be stored.
-
公开(公告)号:GB2503266A
公开(公告)日:2013-12-25
申请号:GB201210995
申请日:2012-06-21
Applicant: IBM
Inventor: HU XIAO-YU , HAAS ROBERT , KOLTSIDAS IOANNIS , PLETKA ROMAN , MUENCH PAUL HENRI , BLINICK STEPHEN L , HSU YU-CHENG , ELEFTHERIOU EVANGELOS STAVROS , CHIU LAWRENCE YIUMCHEE
IPC: G06F12/08 , G06F3/06 , G06F12/084 , G06F12/0866
Abstract: A number of computer systems LS1, LS2 are connected to a shared data storage system CS to access data D. The computer systems each have a local cache CM1, CM2 and run applications A1, A2. The computer systems provide information about cache hits H and misses M to the storage system. The storage system aggregates the information and provides the aggregated information ACD to the computer systems. The computer systems then use the aggregated information to update the cached data. The computer system may populate the cache with one or more subsets of the data identified in the aggregated cache information. The computer system may immediately populate the cache with data identified in some of the subsets and may add data identified in other subsets to a watch list. Data corresponding to a local cache miss may also be put in the watch list.
-
公开(公告)号:DE102013210719A1
公开(公告)日:2013-12-24
申请号:DE102013210719
申请日:2013-06-10
Applicant: IBM
Inventor: HU XIAO-YU , KOLTSIDAS IOANNIS , MUENCH PAUL HENRI , HSU YU-CHENG , HAAS ROBERT , PLETKA ROMAN , BLINICK STEPHEN L , ELEFHERIOU EVANGELOS STAVROS , CHIU LAWRENCE YIUMCHEE
IPC: G06F12/08 , G06F12/084 , G06F12/0866
Abstract: Die vorliegende Erfindung ist insbesondere auf Verfahren, Systeme und deren Komponenten zum Verwalten von Cache-Speichern gerichtet. Von einem globalen Systemstandpunkt weisen diese Verfahren auf: Bereitstellen (S100) eines computergesteuerten Systems (1), das ein gemeinsam genutztes Datenspeichersystem (CS) und mehrere lokale Server (LS1, LS2) aufweist, wobei: das gemeinsam genutzte Datenspeichersystem so eingerichtet ist, dass es mit den lokalen Servern zusammenwirkt; die lokalen Server Anwendungen (A1, A2) unter Verwendung von entsprechenden Cache-Speichern (CM1, CM2) bedienen, und jeder der lokalen Server auf Daten (D) zugreift, die in dem gemeinsam genutzten Datenspeichersystem gespeichert sind, Bereitstellen (S200H, S200M) von Cachespeicher-Dateninformationen von jedem der lokalen Server (LS1, LS2) für das gemeinsam genutzte Datenspeichersystem (CS), wobei die bereitgestellten Cachespeicher-Dateninformationen aufweisen: Cachespeicherzugriff-Trefferdaten (H), die Cachespeicherzugriff-Treffer von jedem der lokalen Server darstellen; und Cachespeicherzugriff-Fehltrefferdaten (M), die Cachespeicherzugriff-Fehltreffer von jedem der lokalen Server darstellen; in dem gemeinsam genutzten Datenspeichersystem Zusammenführen (S300) von wenigstens einem Teil der empfangenen Cachespeicherzugriff-Trefferdaten und Cachespeicherzugriff-Fehltrefferdaten zu zusammengeführten Cachespeicher-Dateninformationen (ACD) und Bereitstellen (S400) der zusammengeführten Cachespeicher-Dateninformationen an einen oder mehrere der lokalen Server; und in dem einen oder den mehreren lokalen Servern Aktualisieren (S500) eines bzw. mehrerer Cache-Speicher, die verwendet werden, um eine bzw. mehrere Anwendungen zu bedienen, auf der Grundlage der bereitgestellten zusammengeführten Cachespeicher-Dateninformationen (ACD).
-
56.
公开(公告)号:DE112011102487T5
公开(公告)日:2013-05-29
申请号:DE112011102487
申请日:2011-07-25
Applicant: IBM
Inventor: BUX WERNER , HAAS ROBERT , HU XIAOYU , PLETKA ROMAN A
IPC: G06F12/08 , G06F12/02 , G06F12/0846 , G06F12/0866 , G06F12/0886 , G06F12/10
Abstract: Die vorliegende Idee stellt eine hohe Lese- und Schreibleistung von/in eine(r) Halbleiterspeichereinheit bereit. Der Hauptspeicher (31) der Steuereinheit (1) wird nicht durch eine vollständige Adressenzuordnungstabelle blockiert, welche die gesamte Speichereinheit (2) umfasst. Stattdessen ist eine derartige Tabelle in der Speichereinheit (2) selbst gespeichert, und lediglich ausgewählte Bereiche der Adressenzuordnungsinformationen werden in dem Hauptspeicher (31) in einem Lese-Cachespeicher (311) und einem Schreib-Cachespeicher (312) gepuffert. Eine Trennung des Lese-Cachespeichers (311) von dem Schreib-Cachespeicher (312) ermöglicht es, dass ein Adressenzuordnungseintrag aus dem Lese-Cachespeicher (311) geräumt werden kann, ohne dass ein Aktualisieren der zugehörigen Flash-Speicherseite nötig ist, die einen derartigen Eintrag in der Flash-Speichereinheit (2) speichert. Durch diese Konstruktion kann der Lese-Cachespeicher (311) vorzugsweise selbst in einem DRAM ohne Stromausfallschutz gespeichert werden, während der Schreib-Cachespeicher (312) vorzugsweise in nichtflüchtigem oder einem anderen ausfallsicheren Speicher umgesetzt sein kann. Dies führt zu einer Verringerung der Gesamtbereitstellung von nichtflüchtigem bzw. ausfallsicherem Speicher und zu einer verbesserten Skalierbarkeit und Leistungsfähigkeit.
-
57.
公开(公告)号:GB2496798A
公开(公告)日:2013-05-22
申请号:GB201302858
申请日:2011-07-25
Applicant: IBM
Inventor: BUX WERNER , HAAS ROBERT , HU XIAOYU , PLETKA ROMAN A
IPC: G06F12/08 , G06F12/02 , G06F12/0846 , G06F12/0866 , G06F12/0886
Abstract: The present idea provides a high read and write performance from/to a solid state memory device. The main memory (31) of the controller (1) is not blocked by a complete address mapping table covering the entire memory device (2). Instead such table is stored in the memory device (2) itself, and only selected portions of address mapping information are buffered in the main memory (31) in a read cache (311) and a write cache (312). A separation of the read cache (311) from the write cache (312) enables an address mapping entry being evictable from the read cache (311) without the need to update the related flash memory page storing such entry in the flash memory device (2). By this design, the read cache (311) may advantageously be stored on a DRAM even without power down protection, while the write cache (312) may preferably be implemented in nonvolatile or other fail-safe memory. This leads to a reduction of the overall provisioning of nonvolatile or fail-safe memory and to an improved scalability and performance.
-
58.
公开(公告)号:DE102012212183A1
公开(公告)日:2013-01-31
申请号:DE102012212183
申请日:2012-07-12
Applicant: IBM
Inventor: HU XIAO-YU , KOLTSIDAS IOANNIS , PLETKA ROMAN , HAAS ROBERT
Abstract: In einem Verfahren zur Bestimmung einer Charakteristik einer Datenentität, wobei diese Charakteristik auf einer Zugriffshäufigkeit auf diese Datenentität in einem Speichersystem beruht, wird ein zählendes Bloomfilter (CBF1) bereitgestellt, um während eines Zeitintervalls aktiv zu sein, wobei dieses zählende Bloomfilter (CBF1) eine Gruppe (S1) von Zählern (C1) und eine Datenstruktur mit einer Gruppe von Elementen umfasst. Jedes Mal, wenn während des Zeitintervalls auf diese Datenentität zugegriffen wird, wird ein Wert mindestens eines Zählers (C1) einer Untergruppe von Zählern (C1) erhöht, wobei die Datenentität auf diese Untergruppe von Zählern (C1) im zählenden Bloomfilter (CBF1) abgebildet wird. Für mindestens ein Element einer Untergruppe von Elementen, wobei diese Untergruppe von Elementen der Untergruppe von Zählern zugeordnet ist, wird abhängig von einem Wert des dem Element zugeordneten Zählers am Ende des Zeitintervalls und abhängig von einem vorliegenden Wert des Elements ein neuer Wert bestimmt. Die Charakteristik der Datenentität wird abhängig vom neuen Wert mindestens eines Elements aus der Untergruppe von Elementen bestimmt.
-
59.
公开(公告)号:DE112010003650T5
公开(公告)日:2012-10-31
申请号:DE112010003650
申请日:2010-09-14
Applicant: IBM
Inventor: ELEFTHERIOU EVANGELOS S , HU XIAOYU , HAAS ROBERT
IPC: G11C16/34
Abstract: Eine Hableiter-Speichereinheit und ein Hableiter-Speicherverfahren werden bereitgestellt. Mehrere Blöcke sind als Speicher für eine Hableiter-Speichereinheit eingerichtet, und jeder Block enthält mehrere Seiten. Eine Steuereinheit ist zum Ansteuern der Hableiter-Speichereinheit eingerichtet. Einem freien Block der mehreren Blöcke wird durch die Steuereinheit eine Markierungsstufe zugewiesen. In Bezug auf eine bestimmte Seite der mehreren Seiten wird jede bestimmte Datenseite in einen Block der mehreren Blöcke geschrieben, der eine Markierungsstufe entsprechend einer Dynamikstufe aufweist, die durch die Steuereinheit für diese bestimmte Seite berechnet wurde.
-
公开(公告)号:DE112010003345T5
公开(公告)日:2012-08-09
申请号:DE112010003345
申请日:2010-08-05
Applicant: IBM
Inventor: ELEFTHERIOU EVANGELOS S , HAAS ROBERT , HU XIAOYU , ILIADIS ILIAS
Abstract: Datenspeichersystem, das mindestens eine Speichereinheitenanordnung umfasst, die Speichereinheiten für das Speichern von Daten umfasst; sowie eine Speicherteilsystem-Steuereinheit für das Durchführen eines Verfahrens zum Betreiben der Speichereinheiten innerhalb der Speichereinheitenanordnung, indemt auf eine Ersatzspeichereinheit, die eine ausgefallene Speichereinheit ersetzt, verlagert werden, und indem eine oder mehrere wiederhergestellte Datenentitäten auf der ersten Speichereinheit gespeichert werden.
-
-
-
-
-
-
-
-
-