-
公开(公告)号:BR112021009596A2
公开(公告)日:2021-08-10
申请号:BR112021009596
申请日:2019-12-23
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHE-WEI KUO , CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , TADAMASA TOMA , TAKAHIRO NISHI , YUSUKE KATO
IPC: H04N19/117
Abstract: codificador, decodificador, método de codificação, e método de decodificação. um codificador (100), que codifica um bloco atual a ser codificado em uma imagem, é fornecido. o codificador inclui: um processador (a1) e uma memória (a2), acoplada ao processador (a1), no qual, em operação, o processador (a1) gera uma primeira imagem de previsão, com base em um vetor de movimento, a primeira imagem de previsão sendo uma imagem com precisão de pixel total; gera uma segunda imagem de previsão, utilizando um filtro de interpolação pela interpolação de um valor em uma posição de pixel fracionado entre as posições de pixel total incluídas na primeira imagem de previsão; e codifica o bloco atual, com base na segunda imagem de previsão, e na utilização do filtro de interpolação, o filtro de interpolação é comutado entre um primeiro filtro de interpolação e um segundo filtro de interpolação que difere, em um número total de saídas, do primeiro filtro de interpolação.
-
公开(公告)号:BR112021001245A2
公开(公告)日:2021-04-27
申请号:BR112021001245
申请日:2019-08-09
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/513
Abstract: a presente invenção refere-se aos métodos, e dispositivo decodificador (decodificador) e dispositivo codificador (codificador) (100) que inclui: um conjunto de circuitos (a1); e uma memória (a2) acoplada ao conjunto de circuitos (a1). em operação, o conjunto de circuitos (a1): deriva um vetor de movimento de base a ser utilizado na previsão de um bloco corrente a ser codificado; deriva um primeiro vetor de movimento diferente do vetor de movimento de base; deriva uma diferença do vetor de movimento com base em uma diferença entre o vetor de movimento de base e o primeiro vetor de movimento; determina se a diferença do vetor de movimento é superior a um limite; modifica o primeiro vetor de movimento quando a diferença do vetor de movimento é determinada como sendo superior ao limite, e não modifica o primeiro vetor de movimento quando a diferença do vetor de movimento é determinada como não sendo superior ao limite; e codifica o bloco corrente utilizando o primeiro vetor de movimento modificado ou o primeiro vetor de movimento não modificado.
-
公开(公告)号:BR112021000616A2
公开(公告)日:2021-04-13
申请号:BR112021000616
申请日:2019-09-03
Applicant: PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , TADAMASA TOMA , TAKAHIRO NISHI
Abstract: "codificador, decodificador, método de codificação e método de decodificação". apresente invenção refere-se a um codificador (100), que codifica um vídeo, inclui o conjunto de circuitos (a1) e a memória (a2) conectada ao conjunto de circuitos (a1). em operação, o conjunto de circuitos (a1): gera uma imagem de previsão utilizando um modo de sub-bloco que gera a imagem de previsão de um bloco com base em sub-bloco e transforma o bloco com base em bloco; e aplica um filtro de desbloqueio a pelo menos parte de um limite do sub-bloco localizado dentro do bloco.
-
公开(公告)号:BR112020016755A2
公开(公告)日:2020-12-15
申请号:BR112020016755
申请日:2019-03-04
Applicant: PANASONIC IP CORP AMERICA
Inventor: CHONG SOON LIM , HAI WEI SUN , HAN BOON TEO , JING YA LI , KIYOFUMI ABE , RU LING LIAO , RYUICHI KANOH , SUGHOSH PAVAN SHASHIDHAR , TADAMASA TOMA , TAKAHIRO NISHI
IPC: H04N19/119 , H04N19/157 , H04N19/176
Abstract: a presente invenção refere-se a um dispositivo de codificação (codificador) (100) para codificar um bloco (corrente) a ser codificado incluído em uma imagem que está provido com um circuito e uma memória. o circuito divide o bloco a ser codificado em um primeiro sub-bloco, um segundo sub-bloco, e um terceiro sub-bloco em uma primeira direção utilizando a memória, o segundo sub-bloco estando localizado entre o primeiro sub-bloco e o terceiro sub-bloco, proíbe o segundo sub-bloco de ser dividido em duas partições na primeira direção, e codifica o primeiro sub-bloco, o segundo sub-bloco, e o terceiro sub-bloco.
-
公开(公告)号:BRPI0318797B1
公开(公告)日:2019-08-13
申请号:BRPI0318797
申请日:2003-04-10
Applicant: GODO KAISHA IP BRIDGE 1 , MATSUSHITA ELECTRIC IND CO LTD , PANASONIC CORP , PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , MAKOTO HAGAI , SATOSHI KONDO , SHINIYA KADONO
IPC: H04N19/103 , H04N19/577
Abstract: a presente invenção refere-se a um método de codificação de imagem pelo qual uma imagem pode ser restaurada corretamente mesmo se parte da informação de gerenciamento de memória for perdida por um erro do canal de transmissão, uma candidata de uma imagem de referência que pode ser referida é selecionada mais apropriadamente e a eficiência da codificação é aperfeiçoada. o método de codificação de imagem inclui a etapa para executar a codificação de uma imagem (etapa 100), uma etapa para julgar se uma imagem na memória que nunca é utilizada como referência existe (etapa 102), uma etapa para codificar a informação de gerenciamento de memória para liberar a imagem na memória que nunca é utilizada como referência quando uma imagem na memória que nunca é utilizada como referência existe (etapa 103), uma etapa para liberar a imagem na memória que nunca é utilizada como referência (etapa 104), uma etapa para julgar se a informação de gerenciamento de memória que libera a imagem na memória que nunca é utilizada como referência é codificada por se codificar uma imagem imediatamente antes (etapa 105) e uma etapa para codificar novamente a informação de gerenciamento de memória que libera a imagem na memória que nunca é utilizada como referência quando a informação de gerenciamento de memória é codificada (etapa 106).
-
公开(公告)号:BRPI0303336B1
公开(公告)日:2019-06-04
申请号:BRPI0303336
申请日:2003-04-28
Inventor: KIYOFUMI ABE , MAKOTO HAGAI , SATOSHI KONDO , SHINYA KADONO
IPC: A01N47/12 , H04N19/52 , A01N37/42 , A01P3/00 , G06F1/03 , H04N7/26 , H04N7/32 , H04N7/36 , H04N7/46 , H04N7/50 , H04N19/577
Abstract: "método de derivação do vetor de movimento, método de codificação de imagem animada e método de decodificação de imagem animada". uma unidade de derivação do vetor de movimento (11) inclui uma unidade de comparação (20) para comparar um parâmetro tr1 para um vetor de referência com um valor predeterminado para determinar se ele excede ou não o valor predeterminado, uma unidade de comutação (21) para alternar a seleção entre o valor máximo de um parâmetro pré armazenado tr e o parâmetro tr1 de acordo com o resultado da comparação pela unidade de comparação (20), uma tabela de parâmetro de multiplicador (para multiplicadores) (22) e uma tabela de parâmetro de multiplicador (para divisores) (24) para associar o parâmetro tr1 com um valor aproximado ao valor inverso (1/tr1) desse parâmetro tr1.
-
57.
公开(公告)号:BRPI0307197B1
公开(公告)日:2018-06-19
申请号:BRPI0307197
申请日:2003-08-28
Applicant: GODO KAISHA IP BRIDGE 1 , MATSUSHITA ELECTRIC IND CO LTD , PANASONIC CORP , PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , SATOSHI KONDO , SHINYA KADONO
IPC: H04N19/139 , H04N7/26 , H04N7/50 , H04N19/513
Abstract: "método de compensação de movimento, método de codificação de imagem e método de decodificação de imagem". a presente invenção refere-se ao aparelho de codificação de imagem (300) inclui uma unidade de estimativa de vetor de movimento (302) que seleciona um dos métodos para a derivação de um vetor de movimento de um bloco a ter o movimento compensado, dependendo de um vetor de movimento de um bloco localizado em um canto de um macrobloco decodificado dentre um grupo de blocos que compõem o macrobloco decodificado correspondente ao macrobloco atual a ser codificado e determina o vetor de movimento derivado pelo método selecionado para derivação a ser um candidato do vetor de movimento do macrobloco atual a ser codificado e uma unidade de compensação de movimento (303) que gera uma imagem preditiva do bloco a ter o movimento compensado, com base no vetor de movimento estimado.
-
公开(公告)号:BRPI0318759B1
公开(公告)日:2018-02-27
申请号:BRPI0318759
申请日:2003-10-27
Applicant: GODO KAISHA IP BRIDGE 1 , MATSUSHITA ELECTRIC IND CO LTD , PANASONIC CORP , PANASONIC IP CORP AMERICA
Inventor: KIYOFUMI ABE , SATOSHI KONDO , SHINYA KADONO
IPC: H04N19/105 , H04N19/112 , H04N19/134 , H04N19/159 , H04N19/164 , H04N19/172 , H04N19/174 , H04N19/196 , H04N19/46 , H04N19/463 , H04N19/50 , H04N19/503 , H04N19/573 , H04N19/70
-
公开(公告)号:BRPI0302580B1
公开(公告)日:2018-02-27
申请号:BRPI0302580
申请日:2003-01-08
Inventor: KIYOFUMI ABE , MAKOTO HAGAI , SATOSHI KONDO , SHINYA KADONO
IPC: H04N19/51 , H04N19/513 , H03M7/36 , H04N19/105 , H04N19/423 , H04N19/50 , H04N19/56 , H04N19/61 , H04N19/625
Abstract: "método de codificação de vetor de movimento e método de decodificação de vetor de movimento". a invenção refere-se a uma unidade de codificação de vetor de movimento (117), que realiza uma etapa de especificação de bloco periférico (s100) para especificar um bloco periférico em torno de um bloco a ser codificado, etapas de determinação (s1o2 e s104) para determinar se o bloco periférico é codificado com o uso de um vetor de movimento de outros blocos, etapas de predição (s106 e s108) para derivar valores de predição do vetor de movimento do bloco a ser codificado por meio do uso do vetor de movimento obtido do vetor de movimento do outro bloco como o vetor de movimento do bloco periférico e uma etapa de codificação (s110), para codificar o vetor de movimento do bloco a ser codificado usando o valor de predição.
-
-
-
-
-
-
-
-