公开(公告)号：MX2020012178A

公开(公告)日：2022-05-03

申请号：MX2020012178

申请日：2019-05-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： LIM CHONG SOON ,  SUN HAI WEI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  TEO HAN BOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LI JING YA ,  LIAO RU LING

IPC: H04N19/119 ,  H04N19/176 ,  H04N19/70

Abstract: Un codificador (100) parte en bloques mediante el uso de un conjunto de modos de partición de bloque obtenidos al combinar uno o más modos de partición de bloque que definen un tipo de partición. El conjunto de modos de partición de bloque incluye un primer modo de partición que define la dirección de partición y el número de particiones para partir un primer bloque, y un segundo modo de partición de bloque que define la dirección de partición y el número de particiones para partir un segundo bloque el cual es uno de los bloques obtenidos después de que se parte el primer bloque. Cuando el número de particiones del primer modo de partición de bloque es tres, el segundo bloque es un bloque central entre los bloques obtenidos después de partir el primer bloque, y la dirección de partición del segundo modo de partición de bloque es la misma que la dirección de partición del primer modo de partición de bloque, el segundo modo de partición de bloque incluye solo un modo de partición de bloque que indica que el número de particiones es tres.

公开(公告)号：BR112021021364A2

公开(公告)日：2022-04-26

申请号：BR112021021364

申请日：2020-06-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/13

Abstract: codificador, descodificador, método de codificação e método de decodificação. um codificador (100) inclui loops e memória acoplada aos loops. em operação, o loop limita um número total de processos de codificação adaptativa de contexto e codifica um bloco em uma imagem; e ao codificar o bloco, em um caso onde transformação ortogonal é aplicada ao bloco e em um caso onde nenhuma transformação ortogonal é aplicada ao bloco, codifica um sinalizador de informação sobre coeficiente através de codificação adaptativa de contexto quando o número total de processos está dentro de uma faixa permitida para o número total de processos, ignora a codificação do sinalizador de informação sobre coeficiente quando o número total de processos não está dentro da faixa permitida, codifica informação sobre valor restante através de codificação de golomb-rice quando o sinalizador de informação sobre coeficiente é codificado, quando a codificação do sinalizador de informação sobre coeficiente é ignorada no caso onde transformação ortogonal é aplicada ao bloco, executa um processo de conversão e codifica o valor de coeficiente através de codificação de golomb-rice e, quando a codificação do sinalizador de informação sobre coeficiente é ignorada no caso onde nenhuma transformação ortogonal é aplicada ao bloco, ignora a execução do processo de conversão e codifica o valor de coeficiente através de codificação de golomb-rice.

公开(公告)号：BR122021025020A2

公开(公告)日：2022-03-15

申请号：BR122021025020

申请日：2020-05-20

Applicant: PANASONIC IP CORP AMERICA

Inventor： ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  DRUGEON VIRGINIE ,  KATO YUSUKE

IPC: H04N19/70

Abstract: codificador, decodificador e mídia legível por computador não transitória. a presente invenção refere-se a um conjunto de circuitos (160) de um codificador (100) que é configurado para codificar uma imagem de acordo com uma estrutura de codificação, incluindo uma figura de ponto de acesso aleatório intra (irap), figura dianteiras a serem emitidas antes da figura de irap na ordem de emissão e figuras traseiras a serem emitidas após a figura de irap na ordem de emissão. quando a imagem é codificada, o conjunto de circuitos (160) codifica, de acordo com uma sinalização em um fluxo de bits, no máximo uma figura traseira entre as figuras traseiras antes de codificar as figuras dianteiras na ordem de codificação, e codifica as figuras traseiras diferentes de, no máximo, uma figura traseira após codificação das figuras dianteiras na ordem de codificação. a sinalização indica se uma imagem de cada uma das unidades de acesso no fluxo de bits é uma figura de campo. o conjunto de circuitos (160) codifica no máximo uma figura traseira antes de codificar as figuras dianteiras na ordem de codificação quando a sinalização indica que a figura é uma figura de campo.

公开(公告)号：BR112021026080A2

公开(公告)日：2022-02-08

申请号：BR112021026080

申请日：2020-08-28

Applicant: PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  SAITOU HIDEO ,  OHKAWA MASATO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  KATO YUSUKE

IPC: H04N19/70 ,  H04N19/85

Abstract: codificador, decodificador, método de codificação e método de decodificação. é fornecido um codificador (100) que inclui: conjunto de circuitos (a1); e memória (a2) acoplada ao conjunto de circuitos (a1). em operação, o conjunto de circuitos (a1): realiza um processo de mapeamento de mapeamento de luma com escalonamento de croma (lmcs) para transformar um primeiro espaço de valor de pixel aplicado a um sinal de imagem de exibição de luma em um segundo espaço de valor de pixel aplicado a um sinal de processo de codificação luma, usando segmentos de linha que formam uma curva de transformada, em que cada uma das quais corresponde a uma seção diferente dentre as seções obtidas pela partição do primeiro espaço de valor de pixel; e codifica uma imagem, e na realização do lmcs, o conjunto de circuitos determina a curva de transformada de modo que dentre os valores de limite no segundo espaço de valor de pixel que estão localizados nos limites entre os segmentos de linha, um primeiro valor obtido pela divisão de um valor de limite por uma largura de base definida de acordo com uma profundidade de bits da imagem não seja igual a um segundo valor obtido dividindo-se outro valor de limite pela largura de base.

公开(公告)号：AU2020298425A2

公开(公告)日：2022-01-06

申请号：AU2020298425

申请日：2020-06-15

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KATO YUSUKE

IPC: H04N19/577

Abstract: A coding device (100) is provided with a circuit and a memory connected to the circuit. The circuit in operation: derives, as a first parameter, a sum of a plurality of horizontal gradient sum absolute values respectively derived with respect to a plurality of relative pixel positions; derives, as a second parameter, a sum of a plurality of vertical gradient sum absolute values respectively derived with respect to the plurality of relative pixel positions; derives, as a third parameter, a sum of a plurality of horizontally corresponding pixel difference values respectively derived with respect to the plurality of relative pixel positions; derives, as a fourth parameter, a sum of a plurality of vertically corresponding pixel difference values respectively derived with respect to the plurality of relative pixel positions; derives, as a fifth parameter, a sum of a plurality of vertically corresponding horizontal gradient sums respectively derived with respect to the plurality of relative pixel positions; and, using the first parameter, the second parameter, the third parameter, the fourth parameter, and the fifth parameter, generates a prediction image for use in coding of a current block.

公开(公告)号：AU2020298425A1

公开(公告)日：2021-12-23

申请号：AU2020298425

申请日：2020-06-15

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KATO YUSUKE

IPC: H04N19/577

Abstract: A coding device (100) is provided with a circuit and a memory connected to the circuit. The circuit in operation: derives, as a first parameter, a sum of a plurality of horizontal gradient sum absolute values respectively derived with respect to a plurality of relative pixel positions; derives, as a second parameter, a sum of a plurality of vertical gradient sum absolute values respectively derived with respect to the plurality of relative pixel positions; derives, as a third parameter, a sum of a plurality of horizontally corresponding pixel difference values respectively derived with respect to the plurality of relative pixel positions; derives, as a fourth parameter, a sum of a plurality of vertically corresponding pixel difference values respectively derived with respect to the plurality of relative pixel positions; derives, as a fifth parameter, a sum of a plurality of vertically corresponding horizontal gradient sums respectively derived with respect to the plurality of relative pixel positions; and, using the first parameter, the second parameter, the third parameter, the fourth parameter, and the fifth parameter, generates a prediction image for use in coding of a current block.

公开(公告)号：CA3105938A1

公开(公告)日：2020-01-23

申请号：CA3105938

申请日：2019-07-05

Applicant: PANASONIC IP CORP AMERICA

Inventor： LI JING YA ,  LIM CHONG SOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LIAO RU LING ,  SUN HAI WEI ,  TEO HAN BOON ,  ABE KIYOFUMI ,  TOMA TADAMASA ,  NISHI TAKAHIRO

IPC: H04N19/52

Abstract: A coding device (100) is provided with a circuit (160) and a memory (162) connected to the circuit (160). The circuit (160): selects, from a plurality of tables which are used, during an operation, to correct a reference motion vector into a predetermined direction using a correction value designated by an index, and which have correction values with respectively different intervals between indexes, a first table used for a partition to be coded of an image in a moving image; writes a parameter indicating a first index to be selected from among indexes included in the first table; and codes the partition using the reference motion vector corrected by means of a correction value designated by the first index.

公开(公告)号：CA3157007A1

公开(公告)日：2019-11-28

申请号：CA3157007

申请日：2019-05-09

Applicant: PANASONIC IP CORP AMERICA

Inventor： TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  LIM CHONG SOON ,  SHASHIDHAR SUGHOSH PAVAN ,  LIAO RU LING ,  SUN HAI WEI ,  TEO HAN BOON ,  LI JING YA

Abstract: An encoder partitions into blocks using a set of block partition modes obtained by combining one or more block partition modes defining a partition type. The set of block partition modes includes a first partition mode defining the partition direction and number of partitions for partitioning a first block, and a second block partition mode defining the partition direction and number of partitions for partitioning a second block which is one of blocks obtained after the first block is partitioned. When the number of partitions of the first block partition mode is three, the second block is a center block among the blocks obtained after partitioning the first block, and the partition direction of the second block partition mode is same as the partition direction of the first block partition mode, the second block partition mode includes only a block partition mode indicating that the number of partitions is three.

公开(公告)号：CA3093204A1

公开(公告)日：2019-09-12

申请号：CA3093204

申请日：2019-03-04

Applicant: PANASONIC IP CORP AMERICA

Inventor： SHASHIDHAR SUGHOSH PAVAN ,  SUN HAI WEI ,  LIM CHONG SOON ,  LIAO RU LING ,  TEO HAN BOON ,  LI JING YA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI ,  TOMA TADAMASA

IPC: H04N19/119 ,  H04N19/157 ,  H04N19/176

Abstract: A coding device (100) for coding a block to be coded included in a picture is provided with a circuit and a memory. The circuit divides the block to be coded into a first sub-block, a second sub-block, and a third sub-block in a first direction using the memory, the second sub-block being located between the first sub-block and the third sub-block, prohibits the second sub-block from being divided into two partitions in the first direction, and codes the first sub-block, the second sub-block, and the third sub-block.

公开(公告)号：CA3069579A1

公开(公告)日：2019-01-17

申请号：CA3069579

申请日：2018-07-11

Applicant: PANASONIC IP CORP AMERICA

Inventor： OHKAWA MASATO ,  SAITOU HIDEO ,  TOMA TADAMASA ,  NISHI TAKAHIRO ,  ABE KIYOFUMI ,  KANOH RYUICHI

IPC: H04N19/124

Abstract: A coding device (100) for coding a block to be coded of a picture is provided with a circuit and a memory, wherein the circuit generates a first transformation coefficient using the memory by performing a first transformation on a residual signal of the block to be coded using a first transformation base, generates a second transformation coefficient by performing a second transformation on the first transformation coefficient using a second transformation base when the first transformation base matches a predetermined transformation base, quantizes the second transformation coefficient, and quantizes the first transformation coefficient without performing the second transformation when the first transformation base differs from the predetermined transformation base.