公开(公告)号：BR112020002254A2

公开(公告)日：2020-08-04

申请号：BR112020002254

申请日：2018-08-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/117 ,  H04N19/157 ,  H04N19/80

Abstract: um codificador de imagem refere-se a, incluindo um conjunto de circuitos e uma memória acoplada ao conjunto de circuitos. o conjunto de circuitos, em operação, realiza uma operação de suavização de limite ao longo de um limite entre uma primeira partição, que possui um formato não retangular (por exemplo, um formato triangular), e uma segunda partição, que são divididas a partir de um bloco de imagem. a operação de suavização de limite inclui a primeira previsão de primeiros valores de um conjunto de pixels da primeira partição ao longo do limite, a utilização da informação da primeira partição; a segunda previsão de segundos valores do conjunto de pixels da primeira partição ao longo do limite, utilizando a informação da segunda partição; a ponderação dos primeiros valores e dos segundos valores; e a codificação da primeira partição utilizando os primeiros valores ponderados e os segundos valores ponderados.

公开(公告)号：BR112020002205A2

公开(公告)日：2020-07-28

申请号：BR112020002205

申请日：2018-08-10

Applicant: PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  RYUICHI KANOH ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

IPC: H04N19/537 ,  H04N19/70

Abstract: a presente invenção refere-se a um codificador de imagem, que inclui os circuitos e uma memória acoplada ao circuito. os circuitos, em operação, executam uma operação de sintaxe da divisão, que inclui: dividir um bloco de imagem em uma pluralidade de divisões, que inclui uma primeira divisão com uma forma não retangular (por exemplo, uma forma triangular) e uma segunda divisão com base em um parâmetro de divisão indicativo da divisão; codificar a primeira divisão e a segunda divisão; e gravar um ou mais parâmetros, que incluem o parâmetro de divisão em um fluxo de bits.

公开(公告)号：BR112020001579A2

公开(公告)日：2020-07-21

申请号：BR112020001579

申请日：2018-09-20

Applicant: PANASONIC IP CORP AMERICA

Inventor： KIYOFUMI ABE ,  RYUICHI KANOH ,  TADAMASA TOMA ,  TAKAHIRO NISHI ,  TAKASHI HASHIMOTO

IPC: H04N19/105 ,  H04N19/146 ,  H04N19/156 ,  H04N19/167 ,  H04N19/436 ,  H04N19/52

Abstract: a presente invenção refere-se a um dispositivo de codificação (100) que compreende um circuito (160) e uma memória (162). em um caso onde o circuito (160) utilizando memória (162), codifica um bloco em objeto em um modo de interpredição para executar uma pesquisa de movimento em um dispositivo de decodificação (modo de mesclagem em s201), o circuito: deriva um primeiro vetor de movimento do bloco em objeto (s203); armazena o primeiro vetor de movimento derivado na memória (162); deriva um segundo vetor de movimento do bloco em objeto (s204); gera uma imagem predita do bloco em objeto por compensação de movimento utilizando o segundo vetor de movimento (s208); e na derivação do primeiro vetor de movimento, utiliza o primeiro vetor de movimento de um bloco processado para derivar o primeiro vetor de movimento do bloco em objeto.

公开(公告)号：BRPI1009952A2

公开(公告)日：2020-02-18

申请号：BRPI1009952

申请日：2010-01-19

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA

Inventor： CHONG SOON LIM ,  TAKAHIRO NISHI ,  YOUJI SHIBAHARA

IPC: G11B27/30 ,  G11B27/32 ,  H04N5/765 ,  H04N5/85 ,  H04N9/804 ,  H04N9/82 ,  H04N13/00 ,  H04N13/161 ,  H04N13/178 ,  H04N13/183 ,  H04N13/189 ,  H04N19/00 ,  H04N19/102 ,  H04N19/136 ,  H04N19/146 ,  H04N19/169 ,  H04N19/196 ,  H04N19/423 ,  H04N19/46 ,  H04N19/50 ,  H04N19/503 ,  H04N19/593 ,  H04N19/597 ,  H04N19/61 ,  H04N19/625 ,  H04N19/70 ,  H04N19/85 ,  H04N19/91

Abstract: método de codificação, método de deco- dificação, aparelho de codificação, aparelho de decodi- ficação, programa e circuito integrado. a presente invenção refere-se a um método de codificação in- clui: a definição de uma unidade de acesso (s502 a s508) e a codificação de cada uma das imagens incluídas na unidade de acesso, para cada unidade de acesso (s526). a definição (s502 a s508) inclui: a determinação de uma unidade de codificação para determinar se as imagens incluídas na unidade de acesso devem ser uniformemente codificadas em uma base por campo ou em uma base por quadro (s502) e a determinação de um tipo de campo para determinar se as imagens devem ser uniformemente codificadas como campos superiores ou campos inferiores (s504 a s508), quando é determi- nado que as imagens incluídas na unidade de acesso devem ser codificadas em uma base por campo. na codificação (s526), cada uma das imagens é codificada para cada unidade de acesso em um formato determinado na de- terminação de uma unidade de codificação (s526) e na determinação de um tipo de campo (s502 a s508).

公开(公告)号：BR112013027186A8

公开(公告)日：2017-11-07

申请号：BR112013027186

申请日：2012-06-22

Applicant: PANASONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： HISAO SASAI ,  KYOKO TANIKAWA ,  TAKAHIRO NISHI ,  TORU MATSUNOBU ,  TOSHIYASU SUGIO ,  YOUJI SHIBAHARA

Abstract: resumo patente de invenção: "método de decodificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, aparelho de codificação de imagem e aparelho de codificação e decodificação de imagem". a presente invenção refere-se a um método de decodificação de imagem que inclui: determinar um contexto para uso em um bloco atual dentre uma pluralidade de contectos (s204); e desempenhar decodificação aritmética em uma sequência de bits correspondente ao bloco atual, utilizando o contexto determinado (s210), em que na determinação (s204): o contexto é determinado em uma condição a qual os parâmetros de controle dos blocos vizinhos do bloco atual são utilizados quando o tipo de sinal é um primeiro tipo, os blocos vizinhos sendo um bloco esquerdo um bloco superior (s206); e, se o o contexto é determinado em uma condição a qual o parâmetro de controle do bloco superior não é utilizado quando o tipo de sinal é um segundo tipo (s207) e o segundo tipo é "inter_pred_flag".

公开(公告)号：BR112015001164A2

公开(公告)日：2017-06-27

申请号：BR112015001164

申请日：2013-08-07

Applicant: PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： HISAO SASAI ,  KENGO TERADA ,  KYOKO TANIKAWA ,  TAKAHIRO NISHI ,  TORU MATSUNOBU ,  TOSHIYASU SUGIO ,  YOUJI SHIBAHARA

Abstract: resumo "método de decodificação de imagem, método de codificação de imagem, aparelho de decodificação de imagem, aparelho de codificação de imagem, e aparelho de codificação e decodificação de imagem". um método de decodificação de imagem que pode decodificar apropriadamente uma imagem por uma configuração simples é um método de decodificação de imagem para decodificar uma imagem codificada incluída em um fluo de bits bloco a bloco, e compreende: a decodificação aritmética de um bloco a ser decodificado (s101); a determinação se o bloco a dês decodificado está ou não localizado no final de uma fatia (s103); quando é determinado que o bloco a ser decodificado não está localizado no final da fatia, a determinação se o bloco a ser decodificado está ou não localizado no final de uma subunidade que é uma unidade de constituinte de imagem diferente da fatia (s105); e quando é determinado que o bloco a ser decodificado está localizado no final da subunidade, a execução do processamento de término da decodificação aritmética mediante a decodificação aritmética de um bit subfinal (s106).

公开(公告)号：BR112022015270A8

公开(公告)日：2022-11-01

申请号：BR112022015270

申请日：2021-02-05

Applicant: PANASONIC IP CORP AMERICA

Inventor： MASATO OHKAWA ,  HIDEO SAITOU ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

IPC: H04N19/117 ,  H04N19/159 ,  H04N19/176 ,  H04N19/186 ,  H04N19/86

Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplados ao circuito. Em operação, o circuito realiza um processo de determinação para determinar uma força de limite para controlar a filtragem de desbloqueio a ser aplicada a um limite de bloco em uma imagem reconstruída gerada (S311). O processo de determinação inclui um processo de configuração de configuração da força de limite para o segundo valor em um caso onde um modo de codificação fora de um modo de codificação de um bloco atual e um modo de codificação de um bloco vizinho do bloco atual é diferente do outro modo de codificação fora do modo de codificação do bloco atual e o modo de codificação do bloco vizinho. O um modo de codificação e o outro modo de codificação são os de um modo de cópia intrabloco, um modo de paleta e um modo inter. O processo de configuração é realizado quando o bloco atual é um bloco de luma e não é realizado quando o bloco atual é um bloco de croma.

公开(公告)号：BR122022013319A2

公开(公告)日：2022-09-13

申请号：BR122022013319

申请日：2021-02-01

Applicant: PANASONIC IP CORP AMERICA

Inventor： TAKAHIRO NISHI ,  TADAMASA TOMA ,  KIYOFUMI ABE

IPC: H04N19/30 ,  H04N19/597 ,  H04N19/70

Abstract: CODIFICADOR, DECODIFICADOR E MEIO LEGÍVEL POR COMPUTADOR NÃO TRANSITÓRIO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória conectados ao mesmo. Em operação, o circuito: alterna entre codificar um primeiro sinalizador, de acordo com o uso de um esquema de codificação multicamada para codificar uma ou mais imagens, o primeiro sinalizador indicando se é permitido o uso de uma ou mais imagens de referência intercamadas para previsão intercamadas.

公开(公告)号：BR112013023478B8

公开(公告)日：2022-09-13

申请号：BR112013023478

申请日：2012-02-28

Applicant: PANASSONIC CORP ,  PANASONIC IP CORP AMERICA ,  SUN PATENT TRUST

Inventor： TOSHIYASU SUGIO ,  TAKAHIRO NISHI ,  YOUJI SHIBAHARA ,  HISAO SASAI

IPC: H04N7/00

Abstract: MÉTODO DE CODIFICAÇÃO DE VÍDEO DE MOVIMENTO, APARELHO DE CODIFICAÇÃO DE VÍDEO DE MOVIMENTO,MÉTODO DE DECODIFICAÇÃO DE VÍDEO DE MOVIMENTO, APARELHO DE DECODIFICAÇÃO DE VÍDEO DE MOVIMENTO E APARELHO DE CODIFICAÇÃO/DECODIFICAÇÂO DE VÍDEO DE MOVIMENTO. A presente invenção refere-se a um método de codificação de imagem e a um método de decodificação de imagem capazes de melhorar a eficiência da codificação. O aparelho de codificação de imagem em movimento (100) inclui uma unidade de cálculo do candidato de bloco de fusão (111) que (i) especifica os candidatos de bloco de fusão no modo de fusão, usando informações colpic, tais como os vetores de moção e os valores de índice da imagem de referência dos blocos vizinhos de um bloco atual a ser codificado e um vetor de moção e similares de um bloco colocalizado do bloco atual, os quais são armazenados em uma memória colPic (112), e (ii) gera um bloco de fusão combinado usando-se os candidatos de bloco de fusão.

公开(公告)号：BR112013023478B1

公开(公告)日：2021-01-19

申请号：BR112013023478

申请日：2012-02-28

Applicant: PANASONIC IP CORP AMERICA ,  PANASSONIC CORP ,  SUN PATENT TRUST

Inventor： HISAO SASAI ,  TAKAHIRO NISHI ,  TASHIYASU SUGIO ,  YOUJI SHIBAHARA

IPC: H04N7/00

Abstract: método de codificação de vídeo de movimento, aparelho de codificação de vídeo de movimento,método de decodificação de vídeo de movimento, aparelho de decodificação de vídeo de movimento e aparelho de codificação/decodificaçâo de vídeo de movimento. a presente invenção refere-se a um método de codificação de imagem e a um método de decodificação de imagem capazes de melhorar a eficiência da codificação. o aparelho de codificação de imagem em movimento (100) inclui uma unidade de cálculo do candidato de bloco de fusão (111) que (i) especifica os candidatos de bloco de fusão no modo de fusão, usando informações colpic, tais como os vetores de moção e os valores de índice da imagem de referência dos blocos vizinhos de um bloco atual a ser codificado e um vetor de moção e similares de um bloco colocalizado do bloco atual, os quais são armazenados em uma memória colpic (112), e (ii) gera um bloco de fusão combinado usando-se os candidatos de bloco de fusão.