中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

79 records (took 0.129 seconds)

    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO
    51.
    发明专利
    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO 未知

    公开(公告)号：BR112022010256A2

    公开(公告)日：2022-09-06

    申请号：BR112022010256

    申请日：2020-12-08

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： VIRGINIE DRUGEON ,  TADAMASA TOMA ,  TAKAHIRO NISHI ,  KIYOFUMI ABE ,  YUSUKE KATO

    IPC: H04N19/70

    Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a codificador (100) que inclui conjunto de circuitos e memória acoplada ao conjunto de circuitos. Em operação, o conjunto de circuitos determina se um vídeo atual a ser processado é um vídeo progressivo (S201). Quando é determinado que o vídeo atual é um vídeo progressivo (Sim em S201), o codificador (100) codifica, em um fluxo de bwits, um elemento de sintaxe que indica um tipo de localização de croma que é uma informação que indica as localizações de amostras de croma em relação a amostras de luma para um quadro incluído no vídeo atual (S202). Quando é determinado que o vídeo atual não é um vídeo progressivo (Não em S201), o codificador (100) codifica dois elementos de sintaxe no fluxo de bits, cada um dos quais indica o tipo de localização de croma para um campo diferente de dois tipos incluídos no vídeo atual (S203).

    codificador, decodificador, método de codificação e método de decodificação
    52.
    发明专利
    codificador, decodificador, método de codificação e método de decodificação 未知

    公开(公告)号：BR112021004822A2

    公开(公告)日：2021-06-01

    申请号：BR112021004822

    申请日：2019-09-25

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： KIYOFUMI ABE ,  TADAMASA TOMA ,  TAKAHIRO NISHI ,  YUSUKE KATO

    IPC: H04N19/13 ,  H04N19/184 ,  H04N19/61

    Abstract: codificador, decodificador, método de codificação e método de decodificação. a presente invenção refere-se a um codificador (100) que inclui um circuito e uma memória acoplada no circuito. o circuito, em operação, codifica, para cada um dos coeficientes incluídos em uma unidade estrutural transformada e quantizada de uma imagem, um valor absoluto do coeficiente em uma ordem predeterminada (s10), e codifica, para cada um dos coeficientes, um sinal que indica se o coeficiente é positivo ou negativo (s20). na codificação, um sinal que indica paridade que é um bit menos significativo do valor absoluto é codificado, se utilizar um sinalizador na codificação de uma porção do valor absoluto outro que o bit menos significativo é determinado com base em uma primeira condição com base em uma magnitude do valor absoluto e uma segunda condição para limitar um número total de sinalizadores utilizados na unidade estrutural, e o sinalizador é codificado por cabac que envolve atualizar uma probabilidade de ocorrência de símbolo quando é determinado que o sinalizador deve ser utilizado.

    dispositivo codificador, dispositivo decodificador, método de codificação e método de decodificação
    53.
    发明专利
    dispositivo codificador, dispositivo decodificador, método de codificação e método de decodificação 未知

    公开(公告)号：BR112020025664A2

    公开(公告)日：2021-03-23

    申请号：BR112020025664

    申请日：2019-07-05

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： CHONG SOON LIM ,  HAI WEI SUN ,  HAN BOON TEO ,  JING YA LI ,  KIYOFUMI ABE ,  RU LING LIAO ,  SUGHOSH PAVAN SHASHIDHAR ,  TADAMASA TOMA ,  TAKAHIRO NISHI

    IPC: H04N19/52

    Abstract: dispositivo codificador, dispositivo decodificador, método de codificação e método de decodificação. a presente invenção refere-se a um dispositivo codificador (100) que inclui o conjunto de circuitos (160) e a memória (162) conectada ao conjunto de circuitos (160). durante a operação, o conjunto de circuitos (160): seleciona uma primeira tabela a ser utilizada para uma partição atual, a ser codificada em uma imagem de um vídeo, dentre as tabelas que são utilizadas para corrigir um vetor de movimento de base em uma direção predeterminada, utilizando um valor de correção especificado por um índice, as tabelas incluindo valores de correção que apresentam diferenças variáveis entre os índices; escreve um parâmetro que indica um primeiro índice a ser selecionado dentre os índices incluídos na primeira tabela; e codifica a partição atual utilizando o vetor de movimento de base corrigido utilizando um valor de correção especificado pelo primeiro índice.

    codificador, decodificador, método de codificação, e método de decodificação
    54.
    发明专利
    codificador, decodificador, método de codificação, e método de decodificação 未知

    公开(公告)号：BR112020021187A2

    公开(公告)日：2021-03-02

    申请号：BR112020021187

    申请日：2019-06-07

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： KIYOFUMI ABE ,  TADAMASA TOMA ,  TAKAHIRO NISHI

    IPC: H04N19/12 ,  H04N19/157 ,  H04N19/176

    Abstract: "codificador, decodificador, método de codificação, e método de decodificação". a presente invenção refere-se um dispositivo de codificação (100) com um circuito e uma memória. em um bloco a ser processado dentre uma pluralidade de blocos que tem uma pluralidade de tamanhos de bloco, o circuito executa, utilizando a memória, um processo de conversão para ademais aplicar uma segunda conversão de tamanhos de bloco comum a uma pluralidade de blocos para um coeficiente de conversão no qual uma conversão primária é aplicada a um sinal residual de predição. na conversão secundária do tamanho de bloco comum, o circuito seleciona uma base de conversão dentro de um grupo de candidatos que está configurado a partir de um ou mais candidatos de uma base de conversão e difere dependendo do tamanho de bloco do bloco a ser processado.

    codificador, decodificador, método de codificação, método de decodificação
    57.
    发明专利
    codificador, decodificador, método de codificação, método de decodificação 未知

    公开(公告)号：BR112020001579A2

    公开(公告)日：2020-07-21

    申请号：BR112020001579

    申请日：2018-09-20

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： KIYOFUMI ABE ,  RYUICHI KANOH ,  TADAMASA TOMA ,  TAKAHIRO NISHI ,  TAKASHI HASHIMOTO

    IPC: H04N19/105 ,  H04N19/146 ,  H04N19/156 ,  H04N19/167 ,  H04N19/436 ,  H04N19/52

    Abstract: a presente invenção refere-se a um dispositivo de codificação (100) que compreende um circuito (160) e uma memória (162). em um caso onde o circuito (160) utilizando memória (162), codifica um bloco em objeto em um modo de interpredição para executar uma pesquisa de movimento em um dispositivo de decodificação (modo de mesclagem em s201), o circuito: deriva um primeiro vetor de movimento do bloco em objeto (s203); armazena o primeiro vetor de movimento derivado na memória (162); deriva um segundo vetor de movimento do bloco em objeto (s204); gera uma imagem predita do bloco em objeto por compensação de movimento utilizando o segundo vetor de movimento (s208); e na derivação do primeiro vetor de movimento, utiliza o primeiro vetor de movimento de um bloco processado para derivar o primeiro vetor de movimento do bloco em objeto.

    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO
    59.
    发明专利
    CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO 未知

    公开(公告)号：BR112022015270A8

    公开(公告)日：2022-11-01

    申请号：BR112022015270

    申请日：2021-02-05

    Applicant: PANASONIC IP CORP AMERICA

    Inventor： MASATO OHKAWA ,  HIDEO SAITOU ,  KIYOFUMI ABE ,  TAKAHIRO NISHI ,  TADAMASA TOMA

    IPC: H04N19/117 ,  H04N19/159 ,  H04N19/176 ,  H04N19/186 ,  H04N19/86

    Abstract: CODIFICADOR, DECODIFICADOR, MÉTODO DE CODIFICAÇÃO E MÉTODO DE DECODIFICAÇÃO. A presente invenção refere-se a um codificador (100) que inclui circuitos e memória acoplados ao circuito. Em operação, o circuito realiza um processo de determinação para determinar uma força de limite para controlar a filtragem de desbloqueio a ser aplicada a um limite de bloco em uma imagem reconstruída gerada (S311). O processo de determinação inclui um processo de configuração de configuração da força de limite para o segundo valor em um caso onde um modo de codificação fora de um modo de codificação de um bloco atual e um modo de codificação de um bloco vizinho do bloco atual é diferente do outro modo de codificação fora do modo de codificação do bloco atual e o modo de codificação do bloco vizinho. O um modo de codificação e o outro modo de codificação são os de um modo de cópia intrabloco, um modo de paleta e um modo inter. O processo de configuração é realizado quando o bloco atual é um bloco de luma e não é realizado quando o bloco atual é um bloco de croma.

Patent Agency Ranking