반도체 장치의 제조 방법
    61.
    发明授权

    公开(公告)号:KR100580587B1

    公开(公告)日:2006-05-16

    申请号:KR1020040071140

    申请日:2004-09-07

    CPC classification number: H01L21/28176 H01L27/115 H01L27/11521

    Abstract: 게이트를 포함하는 반도체 장치의 제조 방법에서, 우선 기판 상에 예비 게이트 산화막을 형성한다. 상기 예비 게이트 산화막 표면에 산화제 확산 방지용 표면 처리 공정을 수행하여 게이트 산화막을 형성한다. 상기 게이트 산화막 상에 폴리실리콘막 패턴 및 텅스텐막 패턴이 적층된 예비 게이트 구조물을 형성한다. 이어서, 상기 폴리실리콘막 패턴의 에지 부위가 둥글게 되도록 하면서 상기 텅스텐막의 표면 산화가 억제되도록 재산화 공정을 수행하여, 상기 폴리실리콘막 패턴 표면 및 게이트 산화막 상에 재산화막이 형성되어 있는 게이트 구조물을 형성한다. 상기 공정에 의하면, 게이트 전극에서 기판으로 누설 전류 발생을 감소시켜 반도체 장치의 특성을 향상시킬 수 있다.

    반도체 소자의 게이트 형성 방법.
    62.
    发明公开
    반도체 소자의 게이트 형성 방법. 无效
    在半导体器件中制造栅极的方法

    公开(公告)号:KR1020060039140A

    公开(公告)日:2006-05-08

    申请号:KR1020040088208

    申请日:2004-11-02

    Abstract: 반도체 소자의 게이트 형성하는 방법에 있어서, 우선, 반도체 기판 상에 게이트 절연막 및 붕소(B)가 도핑된 폴리실리콘막을 순차적으로 형성한다. 상기 폴리실리콘막 상에 게르마늄(Ge)을 포함하는 버퍼막과, 금속 질화막 및 금속막으로 이루어지는 도전막을 형성한다. 이어서, 상기 도전막, 게르마늄을 포함하는 버퍼막 및 폴리실리콘막을 패터닝하여 게이트를 형성한다. 상기 게르마늄을 포함하는 버퍼막은 폴리실리콘막 내의 붕소(B)와 상기 금속 질화막 내의 질소(N)가 결합하는 것을 방지한다. 따라서 상기 구조를 갖는 게이트를 채용하는 경우 상기 반도체 소자의 동작 성능이 개선된다.

    반도체 소자의 제조 방법
    63.
    发明公开
    반도체 소자의 제조 방법 失效
    制造半导体器件的方法

    公开(公告)号:KR1020060031106A

    公开(公告)日:2006-04-12

    申请号:KR1020040080001

    申请日:2004-10-07

    CPC classification number: H01L21/823828

    Abstract: 수소 열처리를 수반하는 폴리실리콘막을 갖는 반도체 소자의 제조 방법에서, 반도체 기판 상에 형성된 예비-폴리실리콘막에 불소(F)를 포함하는 불순물을 도핑하여 상기 예비-폴리실리콘막을 폴리실리콘막으로 전환한다. 상기 불순물의 도핑에 의해 상기 폴리실리콘막에 발생한 보이드를 제거하기 위해 상기 폴리실리콘막에 수소 분위기에서 주-열처리를 실시한다. 이때, 상기 주-열처리를 실시하기 이전에, 상기 폴리실리콘막에 보조-열처리를 더 실시하여 상기 폴리실리콘막의 도판트를 활성화시킬 수 있다. 따라서, 상기 불소를 포함하는 불순물에 의해 상기 폴리실리콘막 내에 발생한 보이드를 제거하므로써 반도체 소자의 전기적 특성 및 성능을 향상시킬 수 있다.

    Abstract translation: 在制造具有多晶硅膜,其带有氢热处理的半导体器件的方法,通过掺杂含氟(F)在多晶硅膜的预切换到多晶硅膜的多晶硅膜的上方的杂质的预形成在半导体基板上 。 在氢气氛中对多晶硅膜进行主热处理以通过掺杂杂质来去除在多晶硅膜中产生的空隙。 此时,多晶硅膜可以进一步经受辅助热处理以在执行主热处理之前激活多晶硅膜的掺杂剂。 因此,通过除去由含氟杂质在多晶硅膜中产生的空隙,可以改善半导体器件的电特性和性能。

    칼라화상입력장치의색필터구동용모터제어회로
    64.
    发明公开
    칼라화상입력장치의색필터구동용모터제어회로 无效
    一种用于驱动彩色图像输入设备的彩色滤波器的电机控制电路

    公开(公告)号:KR1019940005067A

    公开(公告)日:1994-03-16

    申请号:KR1019920015799

    申请日:1992-08-31

    Inventor: 박재화

    Abstract: 본 발명은 칼라 화상처리시스템의 화상입력장치에 있어서, 흑백원고를 읽어들일때 원형색필터(2)가 바람직한 위치에 있도록 색필터구동용모터(1)를 제어하는 회로에 관한 것으로, 원형색필터(2)의 원주상의 소정위치에 소정폭의 절개홈(5)을 형성하고, 이 절개홈(5)의 양측면 공간부위에 구성되고 색필터의 위치를 검출하는 수단(20)과, 원형색필터(2)가 정위치에 있지 않으면 이를 보정하는수단(30)과, 모터속도하는 선택수단(40)과, 이 선택수단(40)의 출력에 응답하여 모터(1)를 구동하는 수단(50) 및, 위치보정수단(30)의 출력을 초기화시키는 수단(60)으로 구성되어 흑백화상의 입력시간을 줄일 수 있는 장점이 있다.

    관통전극을 갖는 반도체 소자
    69.
    发明公开
    관통전극을 갖는 반도체 소자 审中-实审
    具有电极的半导体器件

    公开(公告)号:KR1020160057040A

    公开(公告)日:2016-05-23

    申请号:KR1020140157409

    申请日:2014-11-12

    Abstract: 본발명은관통전극을갖는반도체소자에관한것으로, 타원형상면을갖는관통전극을포함하는반도체기판, 상기반도체기판상에제공된회로층, 및상기회로층내에제공된복수개의금속배선을포함한다. 상기복수개의금속배선은상기관통전극의타원형상면의양측에접속되는제1 금속들, 및상기제1 금속들사이에그리고상기관통전극의타원형상면상에제공된적어도하나의제2 금속을포함한다.

    Abstract translation: 本发明涉及具有贯通电极的半导体器件。 半导体器件包括:包括具有椭圆形上表面的通孔的半导体衬底; 设置在所述半导体基板上的电路层; 以及设置在电路层内的多个金属线。 金属线包括:连接到通孔的椭圆形上表面两侧的第一金属; 以及设置在第一金属之间和穿通电极的椭圆形上表面上的至少一个第二金属。 根据本发明的一个实施例,半导体器件可以实现快速的传输速率。

    반도체 소자 및 반도체 패키지
    70.
    发明公开
    반도체 소자 및 반도체 패키지 审中-实审
    半导体器件和半导体封装

    公开(公告)号:KR1020150115329A

    公开(公告)日:2015-10-14

    申请号:KR1020140040162

    申请日:2014-04-03

    Abstract: 반도체소자및 반도체패키지를제공한다. 이반도체패키지는하부도전성패턴을갖는하부기판, 상부도전성패턴을갖는상부기판, 및상기하부기판과상기상부기판사이의반도체소자, 상기하부도전성패턴과상기반도체소자사이의하부연결패턴, 상기상부도전성패턴과상기반도체소자사이의상부연결패턴을포함한다. 상기반도체소자는상기하부기판과상기상부기판사이에개재되며, 상기하부기판과마주보는제1 면및 상기상부기판과마주보는제2 면을갖는반도체기판; 상기반도체기판의상기제1 면상에배치되며, 내부회로및 전면도전성패턴을포함하는전면구조물; 상기반도체기판의상기제2 면상에배치된절연성의패시베이션막; 상기반도체기판및 상기패시베이션막을관통하는관통전극구조체; 상기패시베이션막 상에배치되며상기관통전극구조체와전기적으로연결된후면도전성패턴; 상기패시베이션막 내의얼라인리세스영역; 및상기얼라인리세스영역내에한정된절연성의얼라인패턴을포함한다.

    Abstract translation: 提供半导体器件和半导体封装。 半导体封装包括具有底部导电图案的底部衬底,具有顶部导电图案的顶部衬底,底部衬底和顶部衬底之间的半导体器件,底部导电图案和半导体器件之间的底部连接图案,以及 顶部导电图案和半导体器件之间的顶部连接图案。 半导体器件包括:半导体衬底,其介于底部衬底和顶部衬底之间,并且具有面向底部衬底的第一平面和面向顶部衬底的第二平面; 前部结构,其配置在所述半导体衬底的第一平面上,并且包括内部电路和前导电图案; 布置在半导体衬底的第二平面上的绝缘钝化膜; 穿透半导体衬底和钝化膜的通孔结构; 布置在钝化膜上并且与通孔结构电连接的后导体图案; 钝化膜中的对准凹槽区域; 以及限制在对准凹部区域中的绝缘对准图案。

Patent Agency Ranking