-
-
公开(公告)号：KR102112393B1
公开(公告)日：2020-05-18
申请号：KR1020180024239
申请日：2018-02-28
Applicant: 부산대학교 산학협력단 , 서울대학교산학협력단
-
公开(公告)号：KR102036595B1
公开(公告)日：2019-10-25
申请号：KR1020180064927
申请日：2018-06-05
Applicant: 서울대학교산학협력단 , 한국과학기술연구원
IPC: H01L29/872 , H01L29/36 , H01L29/45
-
公开(公告)号：KR101960963B1
公开(公告)日：2019-03-22
申请号：KR1020170068246
申请日：2017-06-01
Applicant: 서울대학교산학협력단
IPC: G01N27/414 , G01N27/00
-
公开(公告)号：KR101526554B1
公开(公告)日：2015-06-09
申请号：KR1020140018879
申请日：2014-02-19
Applicant: 서울대학교산학협력단
Inventor： 이종호
IPC: H01L27/115
CPC classification number: H01L27/11529
Abstract: 본발명은신경모방기술을구현할수 있는셀 스트링에관한것이다. 상기셀 스트링은, 트렌치에의해분리된쌍둥이핀으로형성된담장형반도체; 측벽에절연물질이도포된트렌치의내부에형성된드레인전극; 상기담장형반도체의표면에스택구조로형성된게이트절연막스택; 및상기게이트절연막스택의상부에형성된다수개의제어전극;을구비한다. 각셀 소자는바이어스조건에따라터널링트랜지스터또는게이티드다이오드로동작하여게이트절연막스택의전하저장층에저장된전하를감지하여비트라인으로제공함에따라시냅스의흥분전달기능을모방하거나, MOS 트랜지스터또는비휘발성트랜지스터로동작하여시냅스의억제기능을모방함으로써, 시냅스의다양한기능들을모델링할수 있게된다.
Abstract translation: 本发明涉及能够实现神经形态技术的细胞串。 电池串包括形成有由沟槽分开的双引脚的栅栏型半导体，在沟槽中形成的漏电极，其侧壁涂覆有绝缘材料;栅极绝缘膜堆叠，其形成在 具有堆叠结构的栅栏型半导体，以及形成在栅极绝缘膜叠层的上侧的多个控制电极。 每个细胞装置通过作为MOS晶体管或非易失性晶体管模拟突触的抑制功能来模拟突触的各种功能，或者模仿突触的兴奋性传递功能，通过感测存储的电荷向位线提供电荷 栅极绝缘膜叠层的电荷存储层，通过根据偏压条件作为隧穿晶体管或门控二极管工作。
-
Patent Agency Ranking
公开(公告)号：KR1020140106335A
公开(公告)日：2014-09-03
申请号：KR1020130020763
申请日：2013-02-26
Applicant: 서울대학교산학협력단
IPC: G01N27/403 , G01N27/407 , G01N27/416
CPC classification number: G01N27/4141
Abstract: The present invention relates to a three-dimensional FinFET type gas-sensitive device. The three-dimensional FinFET type gas-sensitive device has a horizontal floating electrode structure. Therefore, the three-dimensional FinFET type gas-sensitive device has advantages of reducing noises, simplifying a process, preventing contamination, improving detecting speeds, applying various sensitive materials, and mechanical stability, etc., compared to a conventional gas-detective device with a control electrode, a sensitive material layer, and a floating electrode arranged on top of each other and can easily form gas-detective elements operated by various sensing mechanisms on one substrate.
Abstract translation: 本发明涉及三维FinFET型气敏元件。 三维FinFET型气体敏感元件具有水平浮动电极结构。 因此，与现有的气体检测装置相比，三维FinFET型气体敏感装置具有减少噪声，简化工艺，防止污染，提高检测速度，应用各种敏感材料和机械稳定性等优点， 控制电极，敏感材料层和布置在彼此顶部的浮动电极，并且可以容易地形成由一个基板上的各种感测机构操作的气体检测元件。
-
公开(公告)号：KR101427348B1
公开(公告)日：2014-08-06
申请号：KR1020120126853
申请日：2012-11-09
Applicant: 서울대학교산학협력단
IPC: G01N27/414
CPC classification number: G01N27/4143
Abstract: 본 발명은 FET형 가스 감지소자에 관한 것으로, 수평 방향으로 형성된 플로팅 전극 구조를 가짐으로써, 종래 수직방향으로 적층된 플로팅 전극, 감지물질층, 제어 전극을 갖는 가스 감지소자에 비해 잡음감소, 공정단순화, 오염방지, 감지속도개선, 다양한 감지물질 적용 가능, 기계적 안정성 등의 장점을 갖고, 다양한 감지 기작으로 동작하는 복수 개의 가스 감지소자를 하나의 기판에 쉽게 구현할 수 있는 효과가 있다.
-
公开(公告)号：KR101363272B1
公开(公告)日：2014-02-14
申请号：KR1020110088587
申请日：2011-09-01
Applicant: 서울대학교산학협력단
Inventor： 이종호
IPC: H01L29/78 , H01L21/336
Abstract: 본 발명은 담장형 반도체와 같이 적어도 하나의 수직 측면을 갖는 반도체의 일 측면에 소스/드레인을 형성하고, 상기 담장형 반도체의 타 측면에 절연막을 형성하여, 채널이 형성되는 바디의 폭을 줄여 축소화 특성을 개선하고, 소자가 점유하는 면적을 줄이면서, 상기 바디를 반도체 기판 또는 웰(well)에 연결함으로써, 플로팅 바디 문제를 해결할 수 있는 수직채널을 갖는 모스펫 및 이를 이용한 논리 게이트 소자를 제공한다.
-
公开(公告)号：KR101362219B1
公开(公告)日：2014-02-13
申请号：KR1020110081332
申请日：2011-08-16
Applicant: 서울대학교산학협력단
Inventor： 이종호
IPC: H01L27/115 , H01L21/8247
Abstract: 본 발명은 수직으로 적층된 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이에 관한 것으로, 메모리 셀 스트링 스택은 스택의 일 측면에, 메모리 어레이는 셀 스택 사이에 각각 수직으로 셀 스트링의 바디를 연결시키는 바디 연결 부재를 형성함으로써, 평면 구조에서와 같이 스택 단위로 또는 이웃 스택 등 모듈로 구성된 소정의 스택을 한꺼번에, 나아가 어레이로 형성된 스택 전체를 동시에 지울 수 있는 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이를 제공한다.
-
公开(公告)号：KR1020130019267A
公开(公告)日：2013-02-26
申请号：KR1020110081332
申请日：2011-08-16
Applicant: 서울대학교산학협력단
Inventor： 이종호
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/11578 , H01L21/28282 , H01L27/0688 , H01L27/11582 , H01L29/7926
Abstract: PURPOSE: A memory cell string stack sharing a body and a memory array using the same are provided to reduce an area occupied by a cell by forming a body connection member and a control electrode between the memory cell string stacks. CONSTITUTION: A semiconductor stack has a preset length in a first horizontal direction. Gate insulation layer stacks(7) include charge storage layers(5). A plurality of charge storage layers are separated in the first horizontal direction. A plurality of control electrodes(8a) are formed on each gate insulation layer stack. An isolation insulation layer is filled between the control electrodes and between the gate insulation layer stacks.
Abstract translation: 目的：提供共享主体的存储单元串堆栈和使用其的存储器阵列，以通过在存储单元串堆栈之间形成主体连接构件和控制电极来减小单元占用的面积。 构成：半导体堆叠在第一水平方向上具有预设长度。 栅极绝缘层堆叠（7）包括电荷存储层（5）。 多个电荷存储层在第一水平方向上分离。 在每个栅极绝缘层叠层上形成多个控制电极（8a）。 隔离绝缘层填充在控制电极之间和栅极绝缘层堆叠之间。
-
-
-
-
-
-
-
-
-
Search Results
94
records
(took 0.03 seconds)
