-
公开(公告)号：KR100198455B1
公开(公告)日：1999-07-01
申请号：KR1019950042602
申请日：1995-11-21
IPC: H01L29/737
Abstract: 본 발명은 에미터 층을 형성하는 반도체 재료의 화학적 구성 성분비를 변화시킴으로써 부저항 출력특성을 감소시키거나 소멸시키도록 하는 이종접합 바이폴러 트랜지스터(Heterojunction Bipolar Transistor, 이하 HBT라고 약칭함)의 구조에 관한 것으로서, 반도체 기판과, 상기 반도체 기판 위에 형성된 컬렉터부와, 상기 컬렉터부 위에 형성된 베이스부와, 상기 베이스부 위에 형성된 에미터부와, 상기 에미터부 위에 형성된 보호층 부로 구성된 이종접합 바이폴러 트랜지스터에 있어서, 상기 에미터부와 베이스층 사이에 Al
x Ga
1 -
x As로 형성되며, 상기 X를 0부터 0.3까지 변화시키는 제 1에미터 그레이딩층을 포함하는 것을 특징으로 한다.-
公开(公告)号：KR1019990043765A
公开(公告)日：1999-06-15
申请号：KR1019970064807
申请日：1997-11-29
Applicant: 한국전자통신연구원
IPC: H01L21/328
Abstract: 본 발명은 평탄화된 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 제조 방법에 관한 것이다.
본 발명은 반절연 화합물반도체 기판에 실리콘 이온주입 및 열처리한 후, 도핑시키지 않은 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 이외의 부분을 식각한다. 에미터 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 상에 성장시킨 에미터 에피층을 식각한다. 베이스 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 두 외인성 베이스 영역을 연결하는 베이스 에피층 이외의 부분을 식각하고, 컬렉터 화합물반도체 에피층과 부컬렉터 화합물반도체 에피층을 순차적으로 성장시킨다. 웨이퍼 전면에 절연막을 증착하고 절연막의 선택된 부분을 감광막을 마스크로 식각한 후, 베릴륨 이온주입 및 열처리를 실시한다. 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 외부에 붕소 이온을 이온 주입한다. 에미터 전극, 베이스 전극, 컬렉터 전극을 리프트 오프에 의해 각각 형성 시키면 평탄화 된 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터를 제작할 수 있다.-
公开(公告)号：KR100169830B1
公开(公告)日：1999-02-18
申请号：KR1019950053679
申请日：1995-12-21
IPC: H01L21/265
Abstract: 본 발명은 이종접합 트랜지스터의 반절연성 갈륨비소 기판의 소정부분에 실리콘 이온을 주입하여 저항을 제조하는 방법에 관한 것으로서, 이종접합 바이폴라 트랜지스터를 이용하여 수동소자의 저항을 제작하는 집적회로의 공정에 있어서, 반절연성 갈륨비소로 이루어진 반도체기판 상부의 소정 부분에 정렬 표시부(Align Mark)를 형성하는 제1과정과, 정렬 표시부를 기준으로 하여 반도체기판 상에 소정 부분을 노출시키는 감광막을 형성하는 제2과정과, 반도체기판의 노출된 부분에 Si이온을 주입하고 감광막을 제거하는 제3과정과, 반도체기판의 상부 및 하부의 표면에 절연막을 형성하는 제4과정 및 주입된 Si이온을 활성화시켜 저항을 형성하는 제5과정을 포함하여 이루어져, 반도체 기판의 소정의 영역에 Si이온을 주입하는 간단한 공정과정을 통해서 임의의 저항값을 갖는 저항을 제조할 수 있다.
-
公开(公告)号：KR1019980048472A
公开(公告)日：1998-09-15
申请号：KR1019960067043
申请日：1996-12-17
IPC: H01L21/328
Abstract: 본 발명은 서로 다른 밴드 구조를 갖는 화합물 반도체층으로 구성된 이종접합 쌍극자 소자의 제조공정에 있어서 소자분리 공정시 평탄화를 개선시켜 집적회로 제작시 공정신뢰도를 향상시킬 수 있는, 이종접합 쌍극자 소자의 제조방법에 관한 것이다. 본 발명에 따른, HBT 소자의 제조방법은, 반절 연성 화합물반도체 기판 위에 완충층, 부컬렉터층, 컬렉터층, 베이스층, 에미터층 및 에미터 캡층이 성장된 이종접합 구조의 HBT 에피 웨이퍼를 사용하여 에미터 전극을 형성하고, 베이스층의 표면까지 메사식각 후 베이스 전극을 순차적으로 형성하는 공지의 제 1과정과, 컬렉터층을 일부 남긴 상태에서 컬렉터 전극패턴을 정의하고, 잔류 컬렉터층을 제거한 후, 컬렉터 전극을 형성하는 제 2 과정과, 능동소자 영역 위에 표면의 외각이 돌출된 형태의 감광막을 정의하고, 공지의 방법으로 반절연성 기판까지 습식의 메사식각을 수행하는 제 3과정과, 상기 감광막을 마스크층으로 계속 활용하면서, 전자 사이클로트론 공명(ECR) 플라즈마 증착법을 이용하여, 감광막이 손상되지 않는 상온에서 유전체 절연막을 웨 이퍼 전면에 도포함으로써, 소자분리 영역과 감광막이 보호하는 능동소자 간의 큰 단차로 인해 유전체막의 단락을 유도하는 제 4과정과, 유기용매에 의해 능동소자 영역 위의 단락된 유전체 절연막을 제거하여 선택적으로 소자분리 영역에만 유전체 절연막을 매립시키는 제 5과정과, 보다 평탄화된 현 상태에서 웨이퍼 전면에 공지의 PECVD 플라즈마를 이용하여 유전체 절연막을 도포하고, 금속접촉창을 정의한 후, 금속배선을 형성하는 제 6과정을 포함하는 것을 특징으로 한다.
-
公开(公告)号：KR1019980046382A
公开(公告)日：1998-09-15
申请号：KR1019960064707
申请日：1996-12-12
IPC: H01L21/20
Abstract: 본 발명은 동일평면상에 Npn과 Pnp AlGaAs/GaAs 이종 접합 바이폴라 트랜지스터(HBT)를 제작하기 위한 에피층 성장방법에 관한 것으로, Npn과 Pnp AlGaAs/GaAs HBT를 동일평면상에 제조하기 위해 갈륨비소기판(10)을 사진식각법으로 패터닝하여 장방형의 Pnp AlGaAs/GaAs HBT 개별 소자의 크기를 갖는 돌출부(100)를 형성하고, 돌출부가 형성된 갈륨비소기판(10)상에 MBE 장치를 이용하여 Pnp HBT의 에피층(또는 Npn HBT의 에피층)을 형성하고, 이어서, Npn HBT의 에피층을 적층한 후, 상기 돌출부(100)상측에 형성된 Npn HBT의 에피층을 사진식각법으로 제거하여 동일평면상에 상보형 HBT의 에피층을 형성한다.
이에 의해 본 발명은 동일평면상에 Pnp/Npn HBT의 에피층을 형성할 수 있어 동일평면상에 상보형 HBT를 형성하는 것을 가능하게 한다.-
Patent Agency Ranking
公开(公告)号：KR1019980046380A
公开(公告)日：1998-09-15
申请号：KR1019960064705
申请日：1996-12-12
IPC: H01L21/328
Abstract: 본 발명은 동일 평면상에 Npn과 Pnp AlGaAs/GaAs HBT 이종 접합 바이폴라 트랜지스터(HBT)를 제조하는 방법에 관한 것으로, Npn과 Pnp AlGaAs/GaAs HBT를 동일 평면상에 제작하기 위하여 반절연성 갈륨비소기판(10)을 사진식각법으로 패터닝하여 장방형의 Npn AlGaAs/GaAs HBT 개별 소자의 크기를 갖는 돌출부(100)와 오목부(200)를 형성하고, Npn AlGaAs/GaAs HBT의 에피층과, Pnp AlGaAs/GaAs HBT의 에피층을 차례로 증착한 다음, 상기 돌출부상측에 형성된 Pnp HBT의 에피층을 제거하여 동일평면상에 상보형 HBT의 에피층을 형성한다.
따라서, 본 발명에 따른 에피층의 형성방법을 HBT의 제조공정에 적용하는 것에 의해 동일평면상에 Npn/Pnp 상보형 HBT를 제조할 수 있다.-
公开(公告)号：KR1019980027420A
公开(公告)日：1998-07-15
申请号：KR1019960046203
申请日：1996-10-16
IPC: H01L21/328
Abstract: 본 발명은 초박막 화합물 반도체로 이루어지는 이종접합 바이폴라 소자의 제조방법에 관한 것으로서, 에미터와 베이스 전극을 새로운 방법으로 자기정렬시켜 소자의 고속특성을 개선하기 위한 것이다. 종래에는 에미터와 베이스 전극간의 자기정렬을 위해 에미터 메사식각에 의해 역경사형태를 만들어 베이스 전극의 증착시 베이스 전극의 단락을 유도하거나, 또는 플라즈마 식각 방법으로써 에미터 주변에 유전체 측벽막을 형성하여 베이스 전극의 에미터에 대한 분리를 하여 자기 정렬하는 방법을 통상적으로 사용하였다. 이러한 방법들은 각기 에미터-베이스간 누설전류를 발생시키거나 또는 매우 복잡한 공정절차를 거치는 등의 단점이 있다.
본 발명에서는 에미터층에 먼저 폴리이미드 박막을 도포하고, 그 위에 폴리이미드를 정의하기 위한 금속총을 증착하여 폴리이미드를 2단계 식각에 의해 상부가 돌출된 임시 에미터 전극을 구성한 뒤, 베이스 전극을 증착하면 임시 에미터 전극 주변에서 단락이 발생하고 이후 폴리이미드를 선택적으로 제거함으로써 에미터에 자기정렬된 베이스 전극의 형성이 가능하게 된다. 또한 실제 에미터 전극을 유전체절연막의 금속접촉장을 통해 표면이 넓은 구조로 형성할 수 있기 때문에 에미터 저항감속의 효과를 얻을 수도 있다. 따라서 본 발명을 활용할 경우 고속특성이 크게 향상된 이종접합 바이폴라 소자의 제작이 가능하게 된다.-
公开(公告)号：KR100131545B1
公开(公告)日：1998-04-14
申请号：KR1019940019490
申请日：1994-08-08
IPC: H01L21/328
Abstract: A method of fabricating a heterojunction bipolar transistor having high current gain includes the steps of sequentially depositing a first conductivity type high-concentration GaAs sub-collector layer, first conductivity type low-concentration collector layer, second conductivity type base layer and first conductivity type emitter layer on a semi-insulating GaAs substrate, mesa-etching the laminated structure to form an emitter, base and collector, forming emitter, base and collector electrodes according to ohmic contact, and forming metal lines. The emitter is configured of GayIn1-yP having large energy gap to maximize the emitter injection efficiency, and the base is configured of Ge having high minority carrier concentration, low recombination current and small energy gap, to increase current gain using the energy gap difference between the GayIn1-yP emitter and Ge base.
Abstract translation: 制造具有高电流增益的异质结双极晶体管的方法包括以下步骤：顺次沉积第一导电型高浓度GaAs子集电极层，第一导电型低浓度集电极层，第二导电型基极层和第一导电型发射极 层叠在半绝缘GaAs衬底上，台阶蚀刻层叠结构以形成发射极，基极和集电极，根据欧姆接触形成发射极，基极和集电极，并形成金属线。 发射极由具有大能隙的GayIn1-yP构成，以使发射极注入效率最大化，基极由具有高少数载流子浓度，低复合电流和小能隙的Ge构成，以增加电流增益，使用 GayIn1-yP发射极和Ge基。
-
公开(公告)号：KR1019970054337A
公开(公告)日：1997-07-31
申请号：KR1019950053682
申请日：1995-12-21
IPC: H01L29/49
Abstract: 본 발명은 이종접합 트랜지스터의 베이스층을 이용한 저저항 제조방법에 관한 것으로서, 반절연성 갈륨비소 기판의 상부에 부콜렉터층, 콜렉터층, 베이스층 및 에미터층을 순차적으로 결정 성장시킨 에피구조의 이종집합 바이폴라 트랜지스터를 이용한 집적회로 공정에 있어서, 저항으로 사용하기 위한 베이스층을 화학식각하는 제1과정과, 콜렉터층에 B
+ 이온을 주입하여 기생저항 성분을 제거하는 제2과정과, 베이스층에 절연막을 증착하는 제3과정 및 절연막의 소정부분을 개구하여 리프트 오프 공정에 의해 저항 금속(Ohmic Metal)을 증착하여 저항 전극을 형성하는 제4과정으로 이루어져, 이종접합 바이폴라 트랜지스터의 고농도 베이스층을 사용하는 간단한 공정을 통하여 낮은 저항값의 저저항을 제조할 수 있다. -
-
-
-
-
-
-
-
-
Search Results
95
records
(took 0.022 seconds)
