公开(公告)号：KR100249819B1

公开(公告)日：2000-03-15

申请号：KR1019970061586

申请日：1997-11-20

Applicant: 한국전자통신연구원

Inventor： 박문평 ,  염병렬 ,  김일호 ,  박성호 ,  이태우

IPC: H01L21/265

Abstract: 본 발명은 실리콘을 n형 불순물로 사용하는 3-5족 화합물 반도체의 오믹접촉(ohmic contact)을 형성하는 방법에 관한 것으로, 반도체 표면에 고농도의 실리콘 이온을 주입하여 실리콘 이온주입층을 형성하고, 상기 실리콘 이온주입층위에 팔라듐 박막, 확산 방지막 및 금속 배선막을 차례로 적층한 후, 기판을 열처리하여 상기 실리콘 이온주입층과 팔라듐 박막을 팔라듐 실리사이드화하는 것에 의해 3-5족 화합물 반도체와 금속 배선막사이에 오믹 접촉을 형성한다. 본 발명은 갈륨비소(GaAs), 알루미늄갈륨비소(AlGaAs),인듐갈륨비소(InGaAs), 인듐인(InP), 인듐갈륨인(InGaP) 등 실리콘을 n형 불순물로 사용하는 모든 3-5족 화합물 반도체에 오믹접촉을 형성 하기 위해 적용될 수 있다.

公开(公告)号：KR1019990043764A

公开(公告)日：1999-06-15

申请号：KR1019970064806

申请日：1997-11-29

Applicant: 한국전자통신연구원

Inventor： 박문평 ,  김일호 ,  염병렬 ,  이태우 ,  박성호

IPC: H01L29/737

Abstract: 본 발명은 기생 베이스-컬렉터 접합 커패시턴스를 감소 시키기 위해, 외인성 컬렉터 영역에 도핑 시키지 않은 화합물반도체 에피층을 사용한 에미터 상층 구조 이종접합 쌍극자 트랜지스터의 제조 방법에 관한 것이다.
본 발명은 반절연 화합물 반도체 기판 상에 에미터 상층 구조 이종접합 쌍극자 트랜지스터의 화합물반도체 부컬렉터층과 도핑 시키지 않은 화합물반도체 에피층을 성장시키고 두 외인성 컬렉터 영역 이외의 화합물반도체 에피층을 식각한다. 절연막을 웨이퍼 전면에 증착하고 두 외인성 컬렉터 영역과 진성 컬렉터 영역 상의 절연막을 식각한다. 화합물반도체 컬렉터층을 성장시키고 감광막을 마스크로 하여 두 외인성 컬렉터 영역에 성장시킨 컬렉터 에피층이 진성 컬렉터 영역에 성장 시킨 컬렉터 에피층과 높이가 같게 되도록 식각한다. 감광막을 제거하고 화합물반도체 베이스층, 에미터층, 에미터캡층을 순차적으로 성장시킨다. 절연막을 식각 하고 에미터 캡층과 에미터층을 식각한다. 에미터 상층 구조 이종접합 쌍극자 트랜지스터의 에미터 전극, 베이스 전극, 컬렉터 전극을 리프트 오프 공정에 의해 각각 형성시키면 외인성 컬렉터 영역에 도핑시키지 않은 화합물반도체 에피층을 사용한 에미터 상층 구조 이종접합 쌍극자 트랜지스터를 제작할 수 있다.

公开(公告)号：KR1019990043765A

公开(公告)日：1999-06-15

申请号：KR1019970064807

申请日：1997-11-29

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  김일호 ,  박문평 ,  이태우

IPC: H01L21/328

Abstract: 본 발명은 평탄화된 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 제조 방법에 관한 것이다.
본 발명은 반절연 화합물반도체 기판에 실리콘 이온주입 및 열처리한 후, 도핑시키지 않은 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 이외의 부분을 식각한다. 에미터 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 상에 성장시킨 에미터 에피층을 식각한다. 베이스 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 두 외인성 베이스 영역을 연결하는 베이스 에피층 이외의 부분을 식각하고, 컬렉터 화합물반도체 에피층과 부컬렉터 화합물반도체 에피층을 순차적으로 성장시킨다. 웨이퍼 전면에 절연막을 증착하고 절연막의 선택된 부분을 감광막을 마스크로 식각한 후, 베릴륨 이온주입 및 열처리를 실시한다. 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 외부에 붕소 이온을 이온 주입한다. 에미터 전극, 베이스 전극, 컬렉터 전극을 리프트 오프에 의해 각각 형성 시키면 평탄화 된 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터를 제작할 수 있다.

公开(公告)号：KR100299665B1

公开(公告)日：2001-11-22

申请号：KR1019970069556

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  이태우 ,  박문평 ,  김일호 ,  염병렬

IPC: H01L29/737

Abstract: PURPOSE: A method for forming an ohmic contact layer of a hetero-junction bipolar transistor is provided to improve efficiency of a fabricating process and reduce a fabricating cost by forming simultaneously ohmic electrodes on an emitter, a base, and a collector. CONSTITUTION: A buffer layer, a sub-collector layer, a collector layer, a base layer, an emitter layer, and an emitter cap layer are grown on a compound semiconductor substrate. A surface of the base layer is exposed by etching the emitter cap layer and the emitter layer. A surface of the sub-collector layer is exposed by patterning the base layer and the collector layer. An ohmic electrode is formed simultaneously on an emitter region, a base region, and a collector region. A Ti metal layer(8), a Ti nitride metal layer, a compositionally graded tungsten nitride metal layer, and a tungsten metal layer are deposited sequentially on the substrate. A titanium metal layer(8) and a platinum metal layer are formed thereon. An n type emitter and an n type collector ohmic electrode and a p type base ohmic electrode are formed simultaneously by performing an etch process. An isolation region is formed by performing a mesa etch process. A dielectric insulating layer(17) is applied on a whole surface of the above structure. A metal line including the titanium layer and an aurum layer(18) is formed by performing selectively the etch process.

公开(公告)号：KR100268172B1

公开(公告)日：2000-10-16

申请号：KR1019970064804

申请日：1997-11-29

Applicant: 한국전자통신연구원

Inventor： 이태우 ,  박성호 ,  박문평 ,  김일호 ,  염병렬

IPC: H01L29/737

Abstract: PURPOSE: A magnetic field effect dual-junction bipolar transistor device is provided to improve the high speed operation characteristic of the device by giving force through the magnetic field effect in the proper direction shifting to the collector thin film from the emitter thin film through the base thin film. CONSTITUTION: A magnetic field layer(202) is formed to shift electrons to outer terminal, a sub-collector layer(204) is formed on a part of the magnetic field layer selected, a metal resistant collector electrode(211) is for connecting the sub-collector and the magnetic field layer electrically, a collector layer(205) is formed on the selected part of the sub-collector layer, a base layer thin film(206) is formed on the selected part of the collector layer, a metal resistant base electrode(210) is electrically connected to the base layer and formed on the selected part of the base. An emitter layer(207) is formed on the selected part of the base layer. An emitter cap layer thin film(208) is formed on the selected part of the emitter layer. A metal resistant emitter electrode(209) is formed on the selected part of the emitter cap layer, electrically connected to the emitter cap layer. An electrode wiring is formed to connect each metal electrode to outside.

Abstract translation: 目的：提供一种磁场效应双结双极晶体管器件，通过施加通过磁场效应的方向来提高器件的高速工作特性，其方向是从发射极薄膜通过基极向集电极薄膜移动 薄膜。 构成：形成磁场层（202）以将电子移动到外部端子，在所选择的磁场层的一部分上形成副集电极层（204），金属电阻集电极（211）用于将 子集电极和磁场层，在副集电极层的选定部分上形成集电体层（205），在集电体层的选定部分形成基极薄膜（206），金属 电阻基极（210）电连接到基底层并形成在基底的所选部分上。 发射极层（207）形成在基极层的选定部分上。 发射极层薄膜（208）形成在发射极层的选定部分上。 金属发射电极（209）形成在发射极盖层的选定部分上，电连接到发射极盖层。 形成电极布线以将每个金属电极连接到外部。

公开(公告)号：KR100243095B1

公开(公告)日：2000-02-01

申请号：KR1019970064807

申请日：1997-11-29

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  김일호 ,  박문평 ,  이태우

IPC: H01L21/328

Abstract: 본 발명은 평탄화된 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 제조 방법에 관한 것이다.
본 발명은 반절연 화합물반도체 기판에 실리콘 이온주입 및 열처리한 후, 도핑시키지 않은 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 이외의 부분을 식각한다. 에미터 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 상에 성장시킨 에미터 에피층을 식각한다. 베이스 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 두 외인성 베이스 영역을 연결하는 베이스 에피층 이외의 부분을 식각하고, 컬렉터 화합물반도체 에피층과 부컬렉터 화합물반도체 에피층을 순차적으로 성장시킨다. 웨이퍼 전면에 절연막을 증착하고 절연막의 선택된 부분을 감광막을 마스크로 식각한 후, 베릴륨 이온주입 및 열처리를 실시한다. 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 외부에 붕소 이온을 이온 주입한다. 에미터 전극, 베이스 전극, 컬렉터 전극을 리프트 오프에 의해 각각 형성 시키면 평탄화 된 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터를 제작할 수 있다.

公开(公告)号：KR1019990043762A

公开(公告)日：1999-06-15

申请号：KR1019970064804

申请日：1997-11-29

Applicant: 한국전자통신연구원

Inventor： 이태우 ,  박성호 ,  박문평 ,  김일호 ,  염병렬

IPC: H01L29/737

Abstract: 본 발명은 이종접합 쌍극자 트랜지스터 전자 소자에 대한 것으로, 에미터층 박막에서 주입되어 베이스층 박막을 통하여 컬렉터층 박막으로 이동하는 전자에 적절한 방향의 자계에 의한 힘을 가하여 줌으로써 소자의 고속 동작 특성을 개선하기 위한 자계효과 이종접합 쌍극자 트랜지스터 소자에 관한 것이다.
종래의 이종접합 쌍극자 트랜지스터 소자에 있어서, 소자의 동작속도는 베이스층 박막 및 베이스-컬렉터 공간 전하층과 컬렉터층 박막을 이동하는 전자의 이동속도에 의하여 주로 결정되어 왔다. 특히 베이스-컬렉터 공간 전하층과 컬렉터층 박막의 이동속도는 전계에 의하여 결정되는 물질 정수인 전자 포화속도에 의하여 결정되어 소자의 동작속도를 제한되는 문제가 있어 왔다.
따라서, 본 발명은 베이스-컬렉터 공간 전하층과 컬렉터층 박막을 통과하는 전자에 전계뿐만 아니라 자계를 동시에 인가할 수 있는 소자 구조를 제안하여 이종접합 쌍극자 트랜지스터 소자의 동작속도 성능을 향상시킬 수 있도록 한다.

公开(公告)号：KR1019990041055A

公开(公告)日：1999-06-15

申请号：KR1019970061586

申请日：1997-11-20

Applicant: 한국전자통신연구원

Inventor： 박문평 ,  염병렬 ,  김일호 ,  박성호 ,  이태우

IPC: H01L21/265

Abstract: 본 발명은 실리콘을 n형 불순물로 사용하는 3-5족 화합물 반도체의 오믹접촉(ohmic contact)을 형성하는 방법에 관한 것으로, 반도체 표면에 고농도의 실리콘 이온을 주입하여 실리콘 이온주입층을 형성하고, 상기 실리콘 이온주입층위에 팔라듐 박막, 확산 방지막 및 금속 배선막을 차례로 적층한 후, 기판을 열처리하여 상기 실리콘 이온주입층과 팔라듐 박막을 팔라듐 실리사이드화하는 것에 의해 3-5족 화합물 반도체와 금속 배선막사이에 오믹 접촉을 형성한다. 본 발명은 갈륨비소(GaAs), 알루미늄갈륨비소(AlGaAs),인듐갈륨비소(InGaAs), 인듐인(InP), 인듐갈륨인(InGaP) 등 실리콘을 n형 불순물로 사용하는 모든 3-5족 화합물 반도체에 오믹접촉을 형성 하기 위해 적용될 수 있다.

公开(公告)号：KR100296706B1

公开(公告)日：2001-08-07

申请号：KR1019970064806

申请日：1997-11-29

Applicant: 한국전자통신연구원

Inventor： 박문평 ,  김일호 ,  염병렬 ,  이태우 ,  박성호

IPC: H01L29/737

Abstract: PURPOSE: A method for fabricating a hetero-junction bipolar transistor of an upper emitter structure is provided to reduce a parasitic base-collector junction capacitance by using an undoped compound semiconductor layer on an extrinsic collector region. CONSTITUTION: A sub-collector layer(202) and an undopped chemical semiconductor epitaxial layer(203) are formed on a chemical compound semiconductor substrate(201). An insulating layer is formed on a wholes surface of the substrate(201). A collector layer(205) is grown on the whole surface of the substrate(201). A collector epitaxial layer is formed by removing a collector epitaxial layer. A base layer(207), an emitter layer(208), and an emitter cap layer(209) are formed sequentially on the collector layer(203) and the collector epitaxial layer. The insulating layer, the emitter cap layer(209), and the emitter layer(208) are etched. An emitter electrode(211), a base electrode(212), and a collector electrode(213) are formed by selected portions of the sub-collector layer(202), the base layer(207), and the emitter cap layer(209).

公开(公告)号：KR1019990050437A

公开(公告)日：1999-07-05

申请号：KR1019970069556

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  이태우 ,  박문평 ,  김일호 ,  염병렬

IPC: H01L29/737

Abstract: 이종접합 쌍극자 트랜지스터(HBT)의 제작에 있어서, 소자성능에 결정적인 영향을 미치는 오믹접촉을 효율적으로 형성시킬 수 있는 개선된 오믹 접촉 형성방법이 개시된다. 본 발명은 반절연성 화합물 반도체 기판상에 HBT 에피기판을 제작하는 제1 과정과, HBT를 제작하는 중에 오믹 접촉 형성을 위해 에미터, 베이스, 컬렉터 영역을 각각 정의하는 제2 과정과, 상기 공정을 통하여 정의된 에미터, 베이스, 컬렉터 영역 상에 다층 구조의 오믹 접촉 전극을 동시에 형성하는 제3 과정, 및 소자간 분리를 하고, 유전체 절연막과 패드를 형성시키는 제4 과정을 구비함으로써, 화합물반도체로 이루어지는 HBT의 제작시에 고온에서도 낮은 저항의 안정된 특성을 갖는 새로운 구성의 오믹전극을 에미터, 베이스, 컬렉터에 동시에 형성시켜 공정 효율을 향상시키고 이에 따라 제작단가의 절감 및 응용회로의 성능 향상을 도모한다.