公开(公告)号：FR2966268B1

公开(公告)日：2013-08-16

申请号：FR1058474

申请日：2010-10-18

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  RIVERO CHRISTIAN

IPC: G06K19/073 ,  H01L35/00

公开(公告)号：FR2978867A1

公开(公告)日：2013-02-08

申请号：FR1157056

申请日：2011-08-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  REGNIER ARNAUD

IPC: H01L21/62 ,  H01L29/66

Abstract: L'invention concerne une résistance ajustable, formée sur une première couche isolante (41) d'un substrat, comprenant : une première couche de silicium polycristallin (43) recouverte d'une deuxième couche isolante (44) d'une première épaisseur, excepté dans une région où la première couche de silicium polycristallin (43) est recouverte d'une couche mince d'isolant (49) d'une deuxième épaisseur inférieure à la première épaisseur ; une deuxième couche de silicium polycristallin (50) recouvrant la deuxième couche isolante (44) et la couche mince d'isolant (49) ; de chaque côté de la deuxième couche isolante (44) et à distance de celle-ci, un premier et un deuxième via conducteur (51, 52) permettant d'accéder aux bornes de la résistance sur la première couche de silicium polycristallin (43) ; et un troisième via conducteur (53) permettant d'accéder à une prise de contact sur la deuxième couche de silicium polycristallin (50).

公开(公告)号：FR2950997A1

公开(公告)日：2011-04-08

申请号：FR0956923

申请日：2009-10-05

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  MARINET FABRICE

IPC: G06K19/073 ,  H01L23/58

Abstract: L'invention concerne une puce de circuit intégré (21) formée dans et sur un substrat semiconducteur (3) et comprenant : dans la partie supérieure du substrat, une partie active (5) dans laquelle sont formés des composants ; et sous la partie active (5) et à une profondeur comprise entre 5 et 50 µm de la face supérieure du substrat, une zone comprenant des sites de piégeage d'impuretés métalliques et contenant des atomes de métal à une concentration comprise entre 10 et 10 atomes/cm .

公开(公告)号：FR2946460A1

公开(公告)日：2010-12-10

申请号：FR0953703

申请日：2009-06-04

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： RIVERO CHRISTIAN ,  FORNARA PASCAL

IPC: H01L37/00 ,  H01L23/528

Abstract: Circuit intégré, comprenant au moins une région (RG) contenant au moins un matériau thermoélectrique (MTH) et configurée pour être soumise à au moins un gradient de température résultant d'une circulation d'un courant électrique dans moins une partie du circuit intégré (PSTA, PSTB) lors de son fonctionnement, et des moyens de sortie électriquement conducteurs couplés à ladite ou auxdites régions pour délivrer l'énergie électrique produite par le ou les matériaux thermoélectriques.

公开(公告)号：FR2924859B1

公开(公告)日：2010-02-26

申请号：FR0759563

申请日：2007-12-05

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H01L21/8247 ,  H01L21/28 ,  H01L27/115 ,  H01L29/423 ,  H01L29/788

公开(公告)号：FR2926400A1

公开(公告)日：2009-07-17

申请号：FR0850170

申请日：2008-01-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H01L27/115 ,  G06K19/073 ,  G11C16/34 ,  H01L21/8247

Abstract: L'invention concerne une cellule mémoire EEPROM comprenant un transistor MOS à double grille dont les deux grilles (87, 98) sont séparées par une couche isolante, caractérisée en ce que la couche isolante est constituée d'une première portion (89) et d'une seconde portion (96) moins isolante que la première portion, la seconde portion étant située, au moins en partie, au-dessus d'une région de canal du transistor.

公开(公告)号：FR3115926A1

公开(公告)日：2022-05-06

申请号：FR2011274

申请日：2020-11-03

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  SIMOLA ROBERTO

IPC: H01L27/11524 ,  H01L23/485

Abstract: Le circuit intégré comporte un substrat semiconducteur (SUB), une couche conductrice (P0) au-dessus d’une face avant (FA) du substrat (SUB), une première piste métallique (PM1) dans un premier niveau de métal (M1), une région diélectrique pré-métal (DPM) située entre la couche conductrice (P0) et le premier niveau de métal (M1), et au moins une structure capacitive dite du type métal-isolant-métal (MIMCAP) située dans le volume de la région diélectrique pré-métal (DPM) et comprenant une première couche métallique (CM1) électriquement connectée avec la couche conductrice (P0), une deuxième couche métallique (CM2) électriquement connectée avec la première piste métallique (PM1), et une couche diélectrique (CD) entre la première couche métallique (CM1) et la deuxième couche métallique (CM2). Figure de l’abrégé : figure 1

公开(公告)号：FR3085540A1

公开(公告)日：2020-03-06

申请号：FR1857842

申请日：2018-08-31

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： MARZAKI ABDERREZAK ,  FORNARA PASCAL

IPC: H01L27/02 ,  G11C27/02

Abstract: Le dispositif de mesure temporelle à constante de temps ultra longue (10), comprend une pluralité d'éléments capacitifs élémentaires (C31-C3n) en série, chaque élément capacitif élémentaire comprenant chacun un empilement d'une première région conductrice (P1), d'une couche diélectrique (DI) d'épaisseur adaptée pour laisser circuler des charges par effet tunnel direct, et d'une deuxième région conductrice (P2). La première région conductrice (P1) est logée dans une tranchée (TR) s'étendant depuis une face avant (FA) d'un substrat semiconducteur (1), en profondeur dans le substrat, tandis que la couche diélectrique (DI) repose sur la face avant (FA) du substrat et la deuxième région conductrice (P2) repose sur la couche diélectrique (DI).

公开(公告)号：FR3063573B1

公开(公告)日：2019-05-03

申请号：FR1751665

申请日：2017-03-01

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H01L23/525

Abstract: Le dispositif fusible (DFS) comprend une région semiconductrice de jonction PN (RJ), électriquement isolée du reste du circuit intégré (IC) et comportant une première zone semiconductrice (Z1) ayant le type de conductivité P et une deuxième zone semiconductrice (Z2) ayant le type de conductivité N formant à leur interface une jonction PN (JCT), une première zone de contact électriquement conductrice (ZC1) sur la première zone semiconductrice (Z1), une deuxième zone de contact électriquement conductrice (ZC2) sur la deuxième zone semiconductrice (Z2), la jonction PN (JCT) n'étant pas au contact des deux zones de contact (Z1, Z2), l'une au moins des première et deuxième zones ayant une concentration de dopants non homogène avec une valeur de concentration plus faible au niveau de la jonction qu'au niveau de la zone de contact correspondante.

公开(公告)号：FR3072515A1

公开(公告)日：2019-04-19

申请号：FR1759564

申请日：2017-10-12

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL

IPC: H02J7/00

Abstract: Dispositif électronique (DISP), destiné à une mise en veille d'un systÚme (SYS) alimenté par une source d'alimentation électrique (BATT), comprenant : - une entrée de charge (Ec) destinée à être couplée à une tension de charge (VCH) obtenue à partir de la tension délivrée par la source d'alimentation (BATT) ; - une premiÚre entrée (E) destinée à être couplée à la source d'alimentation ; - une sortie d'alimentation (S) destinée à être couplée au systÚme ; - un élément capacitif de stockage (C1) couplé à l'entrée de charge (Ec) et configuré pour être chargé par la tension de charge ; - des moyens de commutation (T) couplés entre la premiÚre entrée et la sortie d'alimentation et configurés pour déconnecter la sortie de la premiÚre entrée lorsque la valeur de la tension aux bornes de l'élément capacitif de stockage est supérieure à un seuil (Vseuil) ; - des moyens de décharge (MD) configurés pour décharger l'élément capacitif de stockage pendant une durée de décharge de façon à ce que la valeur de la tension aux bornes de l'élément capacitif de stockage devienne inférieure au seuil (Vseuil) ; les moyens de commutation étant en outre configurés pour reconnecter la premiÚre entrée à la sortie d'alimentation à l'issue de la durée de décharge.