公开(公告)号：FR3033938B1

公开(公告)日：2018-04-27

申请号：FR1552290

申请日：2015-03-19

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SIMOLA ROBERTO ,  FORNARA PASCAL

IPC: H01L29/866

Abstract: L'invention concerne une diode Zener comprenant : une jonction de diode Zener formée dans un substrat semi-conducteur (SUB) parallèlement à la surface du substrat entre une région de cathode (CD1) et une région d'anode (AD1), des régions conductrices (BDC, EDC, ED1, NW) configurées pour générer un premier champ électrique perpendiculaire à la jonction de diode Zener, lorsqu'elles sont soumises à des tensions adéquates, et des régions conductrices (GT1, GTC) configurées pour générer un second champ électrique dans le plan de la jonction de diode Zener, lorsqu'elles sont soumises à des tensions adéquates.

公开(公告)号：FR3115932A1

公开(公告)日：2022-05-06

申请号：FR2011087

申请日：2020-10-29

Applicant: ST MICROELECTRONICS CROLLES 2 SAS ,  ST MICROELECTRONICS ROUSSET

Inventor： BOIVIN PHILIPPE ,  SIMOLA ROBERTO ,  MOUSTAPHA-RABAULT YOHANN

IPC: H01L45/00

Abstract: Mémoire à changement de phase La présente description concerne un dispositif comprenant des cellules mémoire à changement de phase, chaque cellule mémoire (10) comprenant un premier élément résistif (26) en contact latéral avec un deuxième élément (24) en un matériau à changement de phase. Figure pour l'abrégé : Fig. 1A

公开(公告)号：FR3033937B1

公开(公告)日：2018-04-27

申请号：FR1552289

申请日：2015-03-19

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： SIMOLA ROBERTO ,  FORNARA PASCAL

IPC: H01L29/866

Abstract: L'invention concerne une diode Zener comprenant : une région de cathode (CD1) ayant un premier type de conductivité, formée en surface dans un substrat semi-conducteur (SUB) ayant un second type de conductivité, une région d'anode (AD1) ayant le second type de conductivité, formée sous la région de cathode, les régions de cathode et d'anode étant isolées du reste du substrat par des tranchées isolantes (STI1), des premières régions conductrices (CDC, EDC, ED1) configurées, lorsqu'elles sont soumises à des tensions adéquates, pour générer un premier champ électrique perpendiculaire à une interface entre les régions de cathode et d'anode, et des secondes régions conductrices (GT1, GTC) configurées lorsqu'elles sont soumises à des tensions adéquates, pour générer un second champ électrique parallèle à une interface entre les régions de cathode et d'anode.

公开(公告)号：FR3133704B1

公开(公告)日：2025-02-07

申请号：FR2202260

申请日：2022-03-15

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  WELTER LOIC ,  DUMITRESCU MARIA-PAZ ,  SIMOLA ROBERTO

IPC: H01L21/40

Abstract: Le circuit intégré comprend au moins un transistor (200, 400) comportant une structure de grille (STG) et une plaque de champ (FP) disjointes, disposées sur une face avant (FA) d’un substrat semiconducteur (PSUB), et une région de conduction dopée (D) dans le substrat semiconducteur située à l’aplomb d’un bord de la structure de grille (RG2brd) et à l’aplomb d’un bord de la plaque de champ (FPbrd1). Figure pour l’abrégé : Fig 2

公开(公告)号：FR3122943A1

公开(公告)日：2022-11-18

申请号：FR2104996

申请日：2021-05-11

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： TAILLIET FRANÇOIS ,  SIMOLA ROBERTO ,  BOIVIN PHILIPPE

IPC: G11C11/04

Abstract: Le circuit intégré de mémoire non-volatile du type électriquement effaçable et programmable comporte des cellules mémoires (CEL), chaque cellule mémoire (CEL) ayant un transistor d’état (TE) comportant une structure de grilles (SG) comprenant une grille de commande (CG) et une grille flottante (FG) disposée sur une face d’un caisson semiconducteur (PW), ainsi qu’une région de source et une région de drain dans le caisson semiconducteur (PW). La région de drain comporte une première région d’implant capacitif (103) positionnée majoritairement sous la structure de grilles (SG) et une région faiblement dopée (LDD) positionnée majoritairement à l’extérieur de la structure de grilles (SG). La région de source comporte une deuxième région d’implant capacitif (105) positionnée majoritairement à l’extérieur de la structure de grilles (SG), la région de source ne comportant pas de région faiblement dopée. Figure pour l’abrégé : Fig 2

公开(公告)号：FR3115926A1

公开(公告)日：2022-05-06

申请号：FR2011274

申请日：2020-11-03

Applicant: ST MICROELECTRONICS ROUSSET

Inventor： FORNARA PASCAL ,  SIMOLA ROBERTO

IPC: H01L27/11524 ,  H01L23/485

Abstract: Le circuit intégré comporte un substrat semiconducteur (SUB), une couche conductrice (P0) au-dessus d’une face avant (FA) du substrat (SUB), une première piste métallique (PM1) dans un premier niveau de métal (M1), une région diélectrique pré-métal (DPM) située entre la couche conductrice (P0) et le premier niveau de métal (M1), et au moins une structure capacitive dite du type métal-isolant-métal (MIMCAP) située dans le volume de la région diélectrique pré-métal (DPM) et comprenant une première couche métallique (CM1) électriquement connectée avec la couche conductrice (P0), une deuxième couche métallique (CM2) électriquement connectée avec la première piste métallique (PM1), et une couche diélectrique (CD) entre la première couche métallique (CM1) et la deuxième couche métallique (CM2). Figure de l’abrégé : figure 1