中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

214 records (took 0.027 seconds)

    Method of miniaturized chip on chip interconnection of a 3D electronic module
    71.
    发明授权
    Method of miniaturized chip on chip interconnection of a 3D electronic module 有权

    公开(公告)号：US10332863B2

    公开(公告)日：2019-06-25

    申请号：US16077968

    申请日：2017-02-14

    Applicant: 3D PLUS

    Inventor： Christian Val

    IPC: H01L25/065 ,  H01L23/66 ,  H01L23/16 ,  H01L23/538 ,  H01L25/00

    Abstract: The invention relates to a 3D electronic module including, in a direction referred to as the vertical direction, a stack (4) of electronic dice (16), each die including at least one chip (1) provided with interconnect pads (10), this stack being attached to an interconnect circuit (2) for the module provided with connection bumps, the pads (10) of each chip being connected by electrical bonding wires (15) to vertical buses (41) that are themselves electrically linked to the interconnect circuit (2) for the module, a bonding wire and the vertical bus to which it is linked forming an electrical conductor between a pad of a chip and the interconnect circuit, characterized in that each electrical bonding wire (15) is linked to its vertical bus (41) by forming, in a vertical plane, an oblique angle (α2) and in that the length of the bonding wire between a pad of a chip of one die and the corresponding vertical bus is different than the length of the bonding wire between one and the same pad of a chip of another die and the corresponding vertical bus, and this is obtained by wiring the bonding wire in a non-rectilinear manner to compensate for the difference in vertical length of the vertical bus from one die to the other, such that the electrical conductor between the pad of a chip of one die and the interconnect circuit, and the electrical conductor between said same pad of a chip of the other die and the interconnect circuit, are the same length.

    準共振降壓型高頻直流電壓轉換器
    75.
    发明专利
    準共振降壓型高頻直流電壓轉換器 审中-公开
    准共振降压型高频直流电压转换器

    公开(公告)号：TW201834369A

    公开(公告)日：2018-09-16

    申请号：TW106144272

    申请日：2017-12-15

    Applicant: 法商3D波拉斯公司 ,  3D PLUS

    Inventor： 杜伯斯 派翠克 ,  DUBUS, PATRICK ,  派羅特 尼可拉斯 ,  PERROT, NICOLAS

    IPC: H02M3/156

    Abstract: 準共振降壓型直流電壓轉換器包括輸入埠(201)，其具有被設計為接收待轉換的電壓位準的第一端子(202)，輸出埠(206)，其具有被設計成提供轉換的電壓位準的第一端子(204)，第一開關(Qhs)，其與該輸入埠的該第一端子串聯連接以及調節電路(211)，其被配置為用於：產生漣波電壓(Ond)，其依據該第一開關的閉合或開啟狀態而上升或下降；產生設定點訊號(Vcons)，其與轉換的電壓之平均位準與參考電壓(Vref)間之差成比例；執行該設定點訊號與已添加該漣波電壓的該轉換的電壓位準(Vout)之間的第一比較(210)；以及取決於該第一比較的結果，在預定週期(Ton)內於其控制該第一開關的閉合的輸出端上產生或不產生啟動訊號(HS_Cmd)。

    Abstract in simplified Chinese: 准共振降压型直流电压转换器包括输入端口(201)，其具有被设计为接收待转换的电压位准的第一端子(202)，输出端口(206)，其具有被设计成提供转换的电压位准的第一端子(204)，第一开关(Qhs)，其与该输入端口的该第一端子串联连接以及调节电路(211)，其被配置为用于：产生涟波电压(Ond)，其依据该第一开关的闭合或打开状态而上升或下降；产生设置点信号(Vcons)，其与转换的电压之平均位准与参考电压(Vref)间之差成比例；运行该设置点信号与已添加该涟波电压的该转换的电压位准(Vout)之间的第一比较(210)；以及取决于该第一比较的结果，在预定周期(Ton)内于其控制该第一开关的闭合的输出端上产生或不产生启动信号(HS_Cmd)。

    用於製造包含外部互連引線之３Ｄ電子模組的製程
    76.
    发明专利
    用於製造包含外部互連引線之３Ｄ電子模組的製程 审中-公开
    用于制造包含外部互连引线之３Ｄ电子模块的制程

    公开(公告)号：TW201642413A

    公开(公告)日：2016-12-01

    申请号：TW105104963

    申请日：2016-02-19

    Applicant: 3D波拉斯公司 ,  3D PLUS

    Inventor： 佛 亞歷山卓 ,  VAL, ALEXANDRE ,  索弗利特 菲比斯 ,  SOUFFLET, FABRICE

    IPC: H01L23/48

    CPC classification number: H01L23/49575 ,  H01L21/4825 ,  H01L21/4842 ,  H01L21/565 ,  H01L23/3114 ,  H01L23/49503 ,  H01L23/49551 ,  H01L23/49555 ,  H01L25/105 ,  H01L2225/1029 ,  H01L2225/1064

    Abstract: 用於製造包含外部互連引線之3D電子模組的製程 用於製造各包含在電子封裝之堆疊和/或印刷佈線板的至少一3D電子模組的製程，該堆疊被置放在各具有兩端之引線的電性互連系統上。 該製程包含下面步驟：開始於引線框，其包含金屬引線，為了得到被稱作為包括旨在被模制之折疊端之內部框架部分而折疊該些引線之內部端約180°，被稱作為外部部分之其它部分包括未折疊的外端，每個引線之該兩端被預期從沿著Z切割之該3D模組的給定面上出現；沉積金屬塗層於該些引線上；置放該金屬化框之該外部部分在下保護元件和上保護元件之間同時使該內部部分自由，以及置放該框和該些保護元件在載體上；置放各裝備有外接頭的每個堆疊，使得重疊該些外接頭在該內部部分上；在樹脂中模制該堆疊、該些外接頭及內部部分且從而部分地覆蓋該上保護元件；切割該樹脂從而留下該些外接頭及該些引線之該些端之齊平的導電部分且從該上保護元件移除該樹脂；金屬化該些切割面； 去除該載體；以及為了露出該外部部分之該些引線，去除該些保護元件。

    Abstract in simplified Chinese: 用于制造包含外部互连引线之3D电子模块的制程 用于制造各包含在电子封装之堆栈和/或印刷布线板的至少一3D电子模块的制程，该堆栈被置放在各具有两端之引线的电性互连系统上。 该制程包含下面步骤：开始于引线框，其包含金属引线，为了得到被称作为包括旨在被模制之折叠端之内部框架部分而折叠该些引线之内部端约180°，被称作为外部部分之其它部分包括未折叠的外端，每个引线之该两端被预期从沿着Z切割之该3D模块的给定面上出现；沉积金属涂层于该些引在线；置放该金属化框之该外部部分在下保护组件和上保护组件之间同时使该内部部分自由，以及置放该框和该些保护组件在载体上；置放各装备有外置头的每个堆栈，使得重叠该些外置头在该内部部分上；在树脂中模制该堆栈、该些外置头及内部部分且从而部分地覆盖该上保护组件；切割该树脂从而留下该些外置头及该些引线之该些端之齐平的导电部分且从该上保护组件移除该树脂；金属化该些切割面； 去除该载体；以及为了露出该外部部分之该些引线，去除该些保护组件。

    用於三維電子模組之集體式製造的製程 PROCESS FOR THE COLLECTIVE FABRICATION OF 3D ELECTRONIC MODULES
    77.
    发明专利
    用於三維電子模組之集體式製造的製程 PROCESS FOR THE COLLECTIVE FABRICATION OF 3D ELECTRONIC MODULES 审中-公开
    用于三维电子模块之集体式制造的制程 PROCESS FOR THE COLLECTIVE FABRICATION OF 3D ELECTRONIC MODULES

    公开(公告)号：TW200826229A

    公开(公告)日：2008-06-16

    申请号：TW096130739

    申请日：2007-08-20

    Applicant: 3D波拉斯公司 3D PLUS

    Inventor： 克里斯汀 佛 VAL, CHRISTIAN

    IPC: H01L ,  B81C

    CPC classification number: H01L22/32 ,  H01L21/563 ,  H01L21/6835 ,  H01L21/6836 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68359 ,  H01L2221/68368 ,  H01L2221/68386 ,  H01L2224/73203 ,  H01L2225/06513 ,  H01L2225/06551 ,  H01L2225/06572 ,  H01L2924/01019 ,  H01L2924/01068 ,  H01L2924/01079 ,  H01L2924/1461 ,  Y10T29/49004 ,  H01L2924/00

    Abstract: 本發明係關於n個三維模組之集體式製造。本發明包含在一個以及厚度es之相同薄平面的包含矽的晶圓(10)上製造一批次n個晶粒i的步驟,以稱為測試墊的電性連接墊(20)覆蓋在一表面上,並接著以厚度ei的薄電性絕緣層(4)覆蓋,該絕緣層形成該絕緣基板並且設置有至少一矽電子元件(11),該矽電子元件包含通過該絕緣層連接於該些測試墊(20)之連接墊(2),該些元件被封裝於厚度er之絕樹脂(6)中,該絕緣樹脂充填該些元件間的空間,接著藉由具有一寬度L1及一深度P1之第一溝槽(30)彼此互相分隔使得ei+er

    至少一軌(3)、絕緣樹脂(6)、和一絕緣層(4)的一合格元件(11'),該些晶粒藉由寬度L2之第二溝槽(31)而被分隔,談些合格元件(11')之連接軌(3)與該些第二溝槽齊平。此步驟,重覆k次,接著為堆疊該K晶圓之步驟,在該堆疊的厚度中形成金屬化的孔洞,其係意欲將該晶粒連接在一起,以及然後切割該堆疊,以獲得該n個三維模組。

    Abstract in simplified Chinese: 本发明系关于n个三维模块之集体式制造。本发明包含在一个以及厚度es之相同薄平面的包含硅的晶圆(10)上制造一批次n个晶粒i的步骤,以称为测试垫的电性连接垫(20)覆盖在一表面上,并接着以厚度ei的薄电性绝缘层(4)覆盖,该绝缘层形成该绝缘基板并且设置有至少一硅电子组件(11),该硅电子组件包含通过该绝缘层连接于该些测试垫(20)之连接垫(2),该些组件被封装于厚度er之绝树脂(6)中,该绝缘树脂充填该些组件间的空间,接着借由具有一宽度L1及一深度P1之第一沟槽(30)彼此互相分隔使得ei+er 至少一轨(3)、绝缘树脂(6)、和一绝缘层(4)的一合格组件(11'),该些晶粒借由宽度L2之第二沟槽(31)而被分隔,谈些合格组件(11')之连接轨(3)与该些第二沟槽齐平。此步骤,重复k次,接着为堆栈该K晶圆之步骤,在该堆栈的厚度中形成金属化的孔洞,其系意欲将该晶粒连接在一起,以及然后切割该堆栈,以获得该n个三维模块。

Patent Agency Ranking