-
公开(公告)号:CN102959709B
公开(公告)日:2016-05-18
申请号:CN201180030749.5
申请日:2011-07-06
Applicant: 住友电气工业株式会社
IPC: H01L29/12 , H01L21/336 , H01L29/16 , H01L29/78
CPC classification number: H01L22/12 , H01L21/049 , H01L29/045 , H01L29/1608 , H01L29/66068 , H01L29/7802 , Y10S438/931
Abstract: 公开的碳化硅衬底(1)包括碳化硅。并且在一个主表面(1A)的法线和{03-38}面的法线到包含 方向和 方向的面的正交投影之间的角度为0.5°或更小。因此,该碳化硅衬底(1)展示出提高的半导体器件沟道迁移率和稳定特性。
-
公开(公告)号:CN105164322A
公开(公告)日:2015-12-16
申请号:CN201480024728.6
申请日:2014-04-03
Applicant: 住友电气工业株式会社
IPC: C30B29/36 , H01L21/20 , H01L21/336 , H01L29/12 , H01L29/161 , H01L29/78
CPC classification number: H01L21/02529 , C30B25/18 , C30B25/20 , C30B29/36 , H01L21/02164 , H01L21/02271 , H01L21/02378 , H01L21/02598 , H01L21/02636 , H01L21/3065 , H01L23/3185 , H01L29/045 , H01L29/0657 , H01L29/1608 , H01L29/66068 , H01L29/7813 , H01L2924/0002 , H01L2924/00
Abstract: 一种制造碳化硅衬底的方法,包括以下步骤。制备具有第一主表面(80a)、第二主表面(80b)以及第一侧端部(80c)的碳化硅单晶衬底(80),第二主表面(80b)与第一主表面(80a)相反,第一侧端部(80c)将第一主表面(80a)和第二主表面(80b)彼此连接,第一主表面(80a)的宽度(D)的最大值大于100mm。碳化硅外延层(81)形成为与第一侧端部(80c)、第一主表面(80a)以及第一主表面(80a)和第一侧端部(80c)之间的边界(80d)接触。去除形成为与第一侧端部(80c)和边界(80d)接触的碳化硅外延层(81)。因此,可抑制形成在碳化硅衬底上的二氧化硅层中产生的破裂。
-
公开(公告)号:CN104112652A
公开(公告)日:2014-10-22
申请号:CN201410162822.X
申请日:2014-04-22
Applicant: 住友电气工业株式会社
Inventor: 冲田恭子
CPC classification number: H01L21/02041 , H01L21/02013 , H01L21/02024 , H01L21/02049
Abstract: 一种制造碳化硅衬底(10)的方法,具有如下步骤。制备具有第一主表面(1a)以及与第一主表面(1a)相反的第二主表面(1b)的碳化硅单晶衬底(1)。对第一主表面(1a)进行化学机械抛光。利用含硫酸的酸来清洁第一主表面(1a)。在利用含硫酸的酸的清洁步骤之后,利用含氨的碱对第一主表面(1a)进行清洁。因此能够提供能实现外延层的降低的表面粗糙度的制造碳化硅衬底的方法。
-
公开(公告)号:CN103578925A
公开(公告)日:2014-02-12
申请号:CN201310247103.3
申请日:2013-06-20
Applicant: 住友电气工业株式会社
CPC classification number: H01L21/0445 , C30B23/00 , C30B29/36 , C30B33/12 , H01L21/02019 , H01L21/02024 , H01L21/3065 , H01L29/1608
Abstract: 一种制造碳化硅衬底的方法,包括如下步骤:制备由碳化硅制成的晶锭;通过切割所制备的晶锭获得碳化硅衬底;蚀刻碳化硅衬底的硅表面;以及在蚀刻碳化硅衬底之后对碳化硅衬底的蚀刻表面进行抛光。蚀刻碳化硅衬底的硅表面的步骤包括利用氯气从蚀刻区移除形成碳化硅的硅原子的步骤,蚀刻区包括碳化硅衬底的蚀刻主面。
-
公开(公告)号:CN102741973A
公开(公告)日:2012-10-17
申请号:CN201080045944.0
申请日:2010-09-28
Applicant: 住友电气工业株式会社
IPC: H01L21/02 , C30B29/36 , H01L21/336 , H01L29/12 , H01L29/78
CPC classification number: H01L29/7802 , C30B29/36 , H01L21/02378 , H01L21/0243 , H01L21/02444 , H01L21/02447 , H01L21/0245 , H01L21/02529 , H01L21/02631 , H01L21/0475 , H01L29/1608 , H01L29/66068
Abstract: 公开了一种碳化硅衬底(1),其即使在由除了碳化硅之外的材料制成的不同类型材料层的情况下也实现抑制翘曲,该碳化硅衬底(1)包括:由碳化硅制成的基础层(10);以及当在平面视图中看时并排地布置在基础层(10)上并且每个均由单晶碳化硅制成的多个SiC层(20)。间隙(60)形成在相邻的SiC层(20)的端表面(20B)之间。
-
公开(公告)号:CN102598213A
公开(公告)日:2012-07-18
申请号:CN201180004456.X
申请日:2011-01-07
Applicant: 住友电气工业株式会社
IPC: H01L21/02 , H01L21/20 , H01L21/336 , H01L29/12 , H01L29/78
CPC classification number: H01L29/7802 , H01L21/02378 , H01L21/02529 , H01L21/02667 , H01L21/7602 , H01L29/1608 , H01L29/66068
Abstract: 执行准备堆叠体(TX)的步骤,将第一单晶衬底组(10a)中的每个单晶衬底和第一基本衬底(30a)安置成彼此面对面,将第二单晶衬底组(10b)中的每个单晶衬底和第二基本衬底(30b)安置成彼此面对面,并且在一个方向上按顺序堆叠第一单晶衬底组(10a)、第一基本衬底(30a)、插入部(60X)、第二单晶衬底组(10b)和第二基本衬底(30b)。接下来,加热堆叠体(TX),使堆叠体(TX)的温度达到碳化硅能够升华的温度,以在堆叠体(TX)中形成其温度在所述方向上逐渐增加的温度梯度。通过这种方式,可以高效地制造碳化硅衬底(81)。
-
公开(公告)号:CN102471928A
公开(公告)日:2012-05-23
申请号:CN201080025658.8
申请日:2010-09-28
Applicant: 住友电气工业株式会社
IPC: C30B29/36 , C30B33/06 , H01L21/203
CPC classification number: C30B29/36 , C30B23/025 , C30B33/06 , H01L21/02002 , H01L21/02378 , H01L21/02529 , H01L21/02631 , H01L29/1608
Abstract: 由碳化硅制成的支撑部(30c)在其主面(FO)的至少一部分上具有凹凸起伏。堆叠支撑部(30c)和至少一个单晶衬底(11),使得由碳化硅制成的至少一个单晶衬底(11)中的每个的背面(B1)和具有形成的凹凸起伏的支撑部(30c)的主面(FO)彼此接触。为了接合至少一个单晶衬底(11)中的每个的背面(B1)与支撑部(30c),加热支撑部(30c)和至少一个单晶衬底(11),使得支撑部(30c)的温度超过碳化硅的升华温度,并且至少一个单晶衬底(11)中的每个的温度低于上述支撑部(30c)的温度。
-
公开(公告)号:CN102395715A
公开(公告)日:2012-03-28
申请号:CN201080016844.5
申请日:2010-09-28
Applicant: 住友电气工业株式会社
Abstract: 准备至少一个单晶衬底(11)和支撑部(30),每个单晶衬底具有背面(B1)并且由碳化硅制成,所述支撑部具有主面(FO)并且由碳化硅制成。在这个准备步骤中,通过机械加工来形成所述背面(B1)和所述主面(FO)中的至少一个。通过这个形成步骤,在所述背面(B1)和所述主面(FO)中的至少一个上形成具有晶体结构变形的表面层。至少部分地去除所述表面层。在这个去除步骤之后,将所述背面(B1)和所述主面(FO)彼此连接。
-
公开(公告)号:CN102187020A
公开(公告)日:2011-09-14
申请号:CN201080002962.0
申请日:2010-01-12
Applicant: 住友电气工业株式会社
Inventor: 冲田恭子
IPC: C30B29/40 , C30B33/10 , H01L21/205 , H01L21/304
CPC classification number: C30B29/40 , C30B33/00 , H01L21/02392 , H01L21/02461 , H01L21/02543 , H01L21/02546 , H01L21/02573 , H01L21/02658
Abstract: 本发明提供一种能够抑制电气特性的恶化,并且抑制PL特性的恶化的InP基板的制造方法、外延晶片的制造方法、InP基板及外延晶片。本发明的InP基板的制造方法包括如下步骤:准备InP基板(步骤S1~S3);利用硫酸过氧化氢水溶液混合物清洗InP基板(步骤S5);在利用硫酸过氧化氢水溶液混合物进行清洗的步骤(步骤S5)后,利用磷酸清洗InP基板(步骤S6)。
-
-
-
-
-
-
-
-