公开(公告)号：KR1020140130918A

公开(公告)日：2014-11-12

申请号：KR1020130049502

申请日：2013-05-02

Applicant: 삼성전자주식회사

Inventor： 김철호 ,  김철홍 ,  박초롱 ,  이재한

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L21/283 ,  H01L21/0274 ,  H01L21/0335 ,  H01L21/28008 ,  H01L21/31144 ,  H01L21/76807 ,  H01L21/76838 ,  H01L27/11548 ,  H01L27/11575 ,  H01L2221/1021 ,  H01L21/28282 ,  H01L21/3213 ,  H01L21/67063 ,  H01L27/11582

Abstract: 본 발명은 계단 구조를 형성하는 패터닝 방법 및 이를 이용한 반도체 소자의 제조방법에 관한 것이다. 계단 구조를 형성하는 패터닝 방법은 가공막 상에 포토레지스트막을 형성하고, 상기 포토레지스트막을 디포커싱 노광하고, 상기 디포커싱 노광된 포토레지스트막을 현상하여 계단 형태의 측면을 갖는 에칭 마스크를 형성하고, 그리고 상기 에칭 마스크를 이용한 에칭 공정으로 상기 가공막을 패터닝하여 상기 가공막을 계단 구조로 형성하는 것을 포함한다.

Abstract translation: 本发明涉及一种用于形成阶梯结构的图案化方法和使用其的半导体器件的制造方法。 用于形成阶梯结构的图案化方法包括：在工艺膜上形成光致抗蚀剂膜; 通过使光致抗蚀剂膜散焦而使光致抗蚀剂膜曝光; 通过显影曝光和散焦的光致抗蚀剂膜形成具有阶梯形侧表面的蚀刻掩模; 以及通过使用所述蚀刻掩模的蚀刻工艺对所述工艺膜进行图案化而将所述工艺膜形成为阶梯结构。

公开(公告)号：KR3007386120000S

公开(公告)日：2014-04-11

申请号：KR3020140008980

申请日：2014-02-21

Applicant: 삼성전자주식회사

Designer： 서지우 ,  이재한

公开(公告)号：KR100459688B1

公开(公告)日：2005-01-17

申请号：KR1019970037988

申请日：1997-08-08

Applicant: 삼성전자주식회사

Inventor： 이재한 ,  이정우

IPC: H01L21/28

Abstract: PURPOSE: A method for fabricating a semiconductor device with an etch-resistant buffer layer on a conductive layer pattern is provided to completely finish a package process by preventing a conductive layer pad included in a polyimide layer from being damaged. CONSTITUTION: A conductive layer pattern(42) is formed on a semiconductor substrate(40). A buffer layer(44) having etch resistance with respect to developer is formed on the front surface of the conductive layer pattern. A polyimide layer is formed on the semiconductor substrate and the buffer layer. A photoresist layer is formed on the front surface of the polyimide layer. A part of the photoresist layer formed on the conductive layer pattern is exposed. A development process is performed on the resultant structure to expose the buffer layer corresponding to the exposed part. The exposed part of the buffer layer is eliminated to expose the conductive layer pattern.

公开(公告)号：KR1020030010323A

公开(公告)日：2003-02-05

申请号：KR1020010045223

申请日：2001-07-26

Applicant: 삼성전자주식회사

Inventor： 이재한 ,  이대엽

IPC: H01L21/8247

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11536 ,  H01L27/11543

Abstract: PURPOSE: A method for fabricating a flash memory device using a self-aligned non-exposure pattern formation process is provided to form a hard mask for defining a control gate pattern on a cell region without an exposure process by using a lower stepped portion formed with a floating gate and an inter-gate dielectric. CONSTITUTION: A conductive layer, a blocking layer, and a photoresist layer are formed on a substrate including a floating gate pattern and an inter-gate dielectric pattern(100). A photoresist pattern is formed by developing the photoresist layer(110). A blocking layer pattern is formed by removing the exposed blocking layer(120). The photoresist pattern is removed(130). A hard mask is formed by oxidizing a surface of the exposed conductive layer(140,150). The blocking layer pattern is removed(160). A control gate is formed by etching the conductive layer. A stack gate is formed by removing the hard mask(170).

Abstract translation: 目的：提供一种使用自对准非曝光图案形成工艺制造闪速存储器件的方法，以形成硬掩模，用于通过使用形成有下列阶形部分的曝光处理来限定单元区域上的控制栅极图案 浮栅和栅极间电介质。 构成：在包括浮置栅极图案和栅极间电介质图案（100）的衬底上形成导电层，阻挡层和光致抗蚀剂层。 通过显影光致抗蚀剂层（110）形成光致抗蚀剂图案。 通过去除暴露的阻挡层（120）形成阻挡层图案。 去除光致抗蚀剂图案（130）。 通过氧化暴露的导电层（140,150）的表面形成硬掩模。 去除阻挡层图案（160）。 通过蚀刻导电层形成控制栅极。 通过去除硬掩模（170）形成堆叠栅极。

公开(公告)号：KR1020020052643A

公开(公告)日：2002-07-04

申请号：KR1020000082054

申请日：2000-12-26

Applicant: 삼성전자주식회사

Inventor： 유지용 ,  이대엽 ,  이정우 ,  이석주 ,  이재한

IPC: H01L21/027

CPC classification number: H01L21/0274 ,  G03F7/0035 ,  H01L21/76802 ,  H01L21/76829

Abstract: PURPOSE: A formation method of a pattern by using lower step-coverage is provided to simplify manufacturing processes by forming a pattern without exposure and to prevent misalignment by reducing a minimal width of the pattern according to the reduction of a design rule. CONSTITUTION: A formation method of a pattern comprises a first step(120) forming an estimated layer to be patterned and a photoresist, a second step(125) baking the resultant structure, a third step(130) forming a photoresist pattern by performing a development using development solution, a fourth step(140) forming a defined pattern by removing the exposed portions of the estimated layer to be patterned using the photoresist pattern as a mask, the last step(150) removing the photoresist pattern. At this point, no exposure process is performed, so that the number of processes is reduced.

Abstract translation: 目的：提供通过使用较低阶梯覆盖的图案的形成方法，以通过形成不暴露的图案来简化制造工艺，并且通过根据设计规则的减少减小图案的最小宽度来防止错位。 构成：图案的形成方法包括形成要图案化的估计层和光致抗蚀剂的第一步骤（120），烘焙所得结构的第二步骤（125），通过执​​行形成光致抗蚀剂图案的第三步骤（130） 显影使用显影溶液，第四步骤（140）通过使用光致抗蚀剂图案作为掩模去除待图案化的估计层的曝光部分来形成限定图案，最后步骤（150）去除光致抗蚀剂图案。 此时，不进行曝光处理，从而减少处理次数。

公开(公告)号：KR1020000012967A

公开(公告)日：2000-03-06

申请号：KR1019980031568

申请日：1998-08-03

Applicant: 삼성전자주식회사

Inventor： 이재한 ,  여기성 ,  이대엽

IPC: H01L21/265

Abstract: PURPOSE: A semiconductor's manufacturing process is provided which forms an align key or an overlay key when an ion implant acts as a critical step like a logic circuit or is performed at the first step of the process. CONSTITUTION: In the manufacturing process, a buffer layer (102) is formed on the upper board of a semiconductor before the ion implant. Then, a mask layer (104) is formed on the upper board of the buffer layer (102). In the next step, if the mask layer is removed after the ion implant where a dopant (106) is implanted in a silicon substrate (100) and the buffer layer(102) the ion implanted area is divided from the un-implanted area on the buffer layer(102). In the following process, because of such a division the values of a refractive index and an absorption rate differ between two areas when a laser and a broad band are used as the align wavelength and a mask is aligned by the difference of the refractive index and the absorption rate.

Abstract translation: 目的：提供一种半导体制造工艺，当离子注入作为像逻辑电路的关键步骤或在该过程的第一步中执行时，形成对准键或覆盖键。 构成：在制造过程中，在离子注入之前在半导体的上板上形成缓冲层（102）。 然后，在缓冲层（102）的上板上形成掩模层（104）。 在下一步骤中，如果在离子注入之后去除掩模层，其中将掺杂剂（106）注入硅衬底（100）和缓冲层（102）中，则将离子注入区域与未注入的区域分开 缓冲层（102）。 在下面的过程中，由于这样的划分，当使用激光和宽带作为对准波长时，折射率和吸收率的值在两个区域之间是不同的，并且掩模通过折射率和 吸收率。

公开(公告)号：KR100234435B1

公开(公告)日：1999-12-15

申请号：KR1019970057862

申请日：1997-11-04

Applicant: 삼성전자주식회사

Inventor： 이재한

IPC: B41J2/235

Abstract: 본 발명은 잉크젯 프린터 헤드의 히터의 동작를 제어하는 히터제어장치에 관한 것으로, 본 발명의 히터제어장치(10)는 히터가열신호(NF)를 수신하여 히터가열신호가 비활성화되면 비활성화되고 히터가열신호(NF)가 활성화되면 활성화될때 부터 제1시간(t1) 경과후 활성화되는 제1예비가열신호(QA)를 출력하는 제1예비가열부(1), 히터가열신호(NF) 및 제1예비가열신호(QA)를 수신하여 히터가열신호(NF)가 비활성화되면 비활성화되고 히터가열신호(NF)가 활성화되고 제1예비가열신호(QA)가 활성화될때 부터 제2시간(t2) 경과후 활성화되는 제2예비가열신호(QB)를 출력하는 제2예비가열부(3) 및 히터가열신호(NF), 반전된 제1예비가열신호(QAB) 및 제2예비가열신호(QB)를 수신하여 히터가열신호(NF)가 비활성화되면 비활성화되고 히터가열신호(NF)가 활성화될때 반전된 제1� �비가열신호(QAB)나 제2예비가열신호(QB)가 활성화되면 활성화된 히터제어신호(PNF)를 출력하여 히터를 제어하는 히터제어신호 발생부(5)로 구성된다.
예비가열시간과 가열시간을 갖는 히터가열신호에 의하여 예비가열시간동안 히터를 가열시키고 가열시간동안 잉크의 분사가 이루어지므로써 인쇄품질을 향상시킬 수 있다.

公开(公告)号：KR1019990038220A

公开(公告)日：1999-06-05

申请号：KR1019970057872

申请日：1997-11-04

Applicant: 삼성전자주식회사

Inventor： 이재한

IPC: B41J23/28

Abstract: 본 발명은 인쇄를 할 때 캐리지의 대기 위치를 인쇄구간에 위치하여 전체 잉크젯프린터의 크기를 줄이도록 한 것으로, 이를 위해 잉크헤드를 장착한 캐리지가 용지의 인자 구간내에 위치하도록 ROM에 각 용지(A4, B5 용지 등)의 바텀 마진에 대해 미리 설정된 크기에 따른 데이터 및 제어 프로그램을 저장하고, 중앙처리장치가 감지센서 및 인쇄데이터를 전송받아 ROM에 저장된 미리 설정된 바텀 마진 데이터 및 제어 프로그램을 실행하여 CR드라이버를 제어하고 이에 따라 CR 드라이버는 CR모터의 정, 역회전에 따른 스텝 수를 조절하도록 제어하며, 홈포지션을 잉크젯프린터의 좌우중 가운데 위치하여 장착한 것이고, 잉크젯프린터의 크기를 작게 할 수 있어 재료 원가를 줄일 수 있을 뿐만 아니라 사용자 측에서는 설치공간이 줄어들어 유휴 공간을 사용할 수 있고, 다른 장소로 운반할 때 취급하기 용이한 효과가 있다.

公开(公告)号：KR1019980022361A

公开(公告)日：1998-07-06

申请号：KR1019960041484

申请日：1996-09-21

Applicant: 삼성전자주식회사

Inventor： 이재한

IPC: B41J2/175

Abstract: 가. 청구범위에 기재된 발명이 속한 기술분야
잉크 젯트 프린터에서 잉크 카트리지의 상태를 검출하는 방법이다.
나. 발명이 해결하고자 하는 기술적 과제
프린터에 장착되는 카트리지마다의 상태를 정확히 검출하여 알릴 수 있는 잉크 카트리지 상태 검출방법을 제공한다.
다. 발명의 해결방법의 요지
각각의 잉크 카트리지에 대해 부여된 카트리지 ID마다에 대응되게 상태 데이타를 저장하기 위한 메모리를 구비하는 잉크 젯트 프린터에 있어서, 사용자에 의해 입력되는 카트리지 ID에 대응되는 상태데이타를 메모리로부터 독출하여 그에 따른 카트리지 상태를 모니터상에 표시하며, 프린팅동작을 실행하는 중에 잉크 소모량을 누산하여 해당 잉크 카트리지의 상태데이타로서 카트리지 ID에 대응되게 메모리에 저장해놓는다.
라. 발명의 중요한 용도
잉크 젯트 프린터에서 잉크 카트리지의 상태를 검출하는데 이용한다.

公开(公告)号：KR2019980007046U

公开(公告)日：1998-04-30

申请号：KR2019960020337

申请日：1996-07-09

Applicant: 삼성전자주식회사

Inventor： 이재한

IPC: B41J2/07

Abstract: 본고안은잉크젯 프린터의분사헤드구조에관한것으로잉크젯 프린터의분사헤드를고정시켜용지한줄이한꺼번에인쇄되도록함으로써인쇄속도를증가시키는데그 목적이있다. 이를위한본 고안에따른분사헤드구조는일정한해상도를유지할수 있도록노즐이형성된노즐플레이트를용지의폭 이상이되도록하고, 이노즐플레이트가설치된분사헤드를프린터내부에고정시키고캐리어와캐리어구동모터를제거하는것을특징으로한다. 이상에서와같이본 고안에의한분사헤드에의하면분사헤드의이송없이용지한 줄을한꺼번에인쇄하므로인쇄속도가빨라지게되고, 분사헤드구동을위한장치가필요없게되어프린트의구조를단순화할수 있으며, 이로인하여원가를절감할수 있는잇점이있다.

Abstract translation: 纸内部sikineunde根据喷墨打印机的喷头结构固定喷墨打印头的喷射通过允许在同一时间的打印纸一行它是一个对象增加了打印速度。 根据本发明的用于这种喷射头结构是，以确保异常喷嘴板喷嘴被形成为使得可以保持纸的恒定的分辨率宽度，伊诺BLA板被固定在打印机安装的喷墨头并取出载体和载体驱动马达 和被表征。 按照根据本发明的喷射头如上所述，因为在相同的时间内打印纸的单个线，而不喷射头的传送变得更快的印刷速度，也没有必要在喷射头驱动装置，并且可以简化打印，的结构，其 还有，可以减少因成本优势。