公开(公告)号：KR101804517B1

公开(公告)日：2018-01-10

申请号：KR1020110052993

申请日：2011-06-01

Applicant: 삼성전자주식회사

Inventor： 김봉철 ,  이대엽

IPC: H01L21/28 ,  H01L21/027 ,  H01L21/8247 ,  H01L21/8242

CPC classification number: H01L21/76877 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76802 ,  H01L21/76816 ,  H01L27/10894 ,  H01L27/11529

Abstract: 본발명의사상은반도체소자칩 사이즈감소에따른, 스트링오버헤드를최소화할수 있는메탈콘택형성방법을제공한다. 그메탈콘택형성방법은셀 영역과페리영역이정의된타겟층 상에제1 절연층및 제1 마스크층을순차적으로형성하는단계; 상기제1 마스크층을식각하여, 상기셀 영역에제1 방향으로연장하는라인형태를가지며상기제1 절연층을노출시키는제1 개구부및 상기페리영역에상기제1 절연층을노출시키는제1 홀을구비한제1 마스크패턴을형성하는단계; DPT(Double Patterning Technology) 공정을이용하여, 상기셀 영역의상기제1 마스크패턴및 노출된상기제1 절연층상에상기제1 방향에수직인제2 방향으로연장하는라인형태의제1 희생층패턴을형성하는단계; 상기제1 마스크패턴및 제1 희생층패턴을마스크로하여상기제1 절연층을식각하여상기타겟층을노출시키는콘택홀을형성하는단계; 및상기콘택홀을메탈물질로채워메탈콘택을형성하는단계;를포함한다.

Abstract translation: 本发明的构思是提供一种金属接点形成方法，其能够在减小半导体器件芯片尺寸时使串的开销最小化。 金属接触形成方法，包括如下步骤：顺序形成第一绝缘层和在单元区域和限定的轮渡的区域的目标受众的第一掩模层; 即通过蚀刻第一掩模层，具有在第一方向上在小区范围内延伸的线形状的第一孔露出的渡轮区域中的第一开口和第一绝缘层暴露第一绝缘层 形成具有第一掩模图案的第一掩模图案; 使用DPT（双图案化技术）的过程中，第一掩模图案，并在在垂直摄取第二方向上的第一绝缘层上的单元区域暴露第一牺牲层图案延伸到所述第一方向上的线的形状 形成; 使用第一掩模图案和第一牺牲层图案作为掩模蚀刻第一绝缘层以形成暴露目标层的接触孔; 并用金属材料填充接触孔以形成金属接触。

公开(公告)号：KR1020070052098A

公开(公告)日：2007-05-21

申请号：KR1020050109728

申请日：2005-11-16

Applicant: 삼성전자주식회사

Inventor： 최연동 ,  이중현 ,  이대엽 ,  이정훈

IPC: H01L21/027

Abstract: 금속 콘택인 상부 콘택 패드 영역을 포함하는 포토리소그라피 공정에 적용하기 위한 셀 구조는 다이렉트 콘택인 하부 콘택 패드 영역 상부에 배치되는 상부 콘택 패드 영역을 포함한다. 상기 상부 콘택 패드 영역은 상기 하부 콘택 패드 영역의 일단부와, 이웃하는 상기 하부 콘택 패드 영역의 타단부에 교대로 배치된다. 특히, 상기 상부 콘택 패드 영역의 경우에는 그 상부에 형성되는 포토레지스트는 노광 공정을 수행할 때 용해도가 충분하게 변화하고, 현상 공정을 수행할 때 충분하게 제거된다. 그리고, 상기 셀 구조에서는 상기 상부 콘택 패드 영역의 양단부 각각을 서로 연결하도록 배치되는 주-더미 영역을 포함한다. 특히, 상기 주-더미 영역의 경우에는 그 상부에 형성되는 포토레지스트는 상기 노광 공정을 수행할 때 용해도가 변화되고, 현상 공정을 수행할 때 제거되지 않는다.

公开(公告)号：KR100695876B1

公开(公告)日：2007-03-19

申请号：KR1020050054799

申请日：2005-06-24

Applicant: 삼성전자주식회사

Inventor： 김대중 ,  이대엽 ,  유지용 ,  서전석 ,  유도열

IPC: H01L21/027

CPC classification number: H01L23/544 ,  G03F7/70633 ,  H01L29/665 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 오버레이 계측 설비에서 선명한 이미지를 수득할 수 있는 오버레이 키 및 그 형성 방법에서, 오버레이 키는 실리콘 기판과 직접적으로 접촉된 금속 실리사이드막 상에 형성된 어미자 및 상기 어미자 상에 구비되는 아들자를 포함한다. 상기와 같이, 어미자 주변의 막이 반사율이 높은 금속 실리사이드막으로 이루어짐으로서 오버레이 키의 선명한 이미지를 수득할 수 있으며 이로 인해 오버레이 계측 오류를 감소시킬 수 있다.

公开(公告)号：KR100489660B1

公开(公告)日：2005-05-17

申请号：KR1020030016434

申请日：2003-03-17

Applicant: 삼성전자주식회사

Inventor： 변성환 ,  이대엽 ,  김봉철

IPC: H01L21/027

CPC classification number: G03F7/40 ,  Y10S438/949

Abstract: 나노급의 미세 패턴을 형성하기 위한 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법이 개시된다. 패턴이 형성될 대상물 상에 마스크 막을 형성하고, 마스크 막을 패터닝하여 설정 사이즈보다 큰 제1 사이즈의 스페이스를 갖는 제1 마스크 패턴을 형성한 다음, 제1 마스크 패턴을 열처리하여 제1 사이즈보다 작은 제2 사이즈의 스페이스를 갖는 제2 마스크 패턴을 형성한다. 이어서, 제2 마스크 패턴 상에 폴리머막을 형성하고 폴리머막과 제2 마스크 패턴을 반응시켜, 설정 사이즈에 일치하는 스페이스를 갖는 제3 마스크 패턴을 형성한다. 현재의 노광 장비에 의한 해상도 한계를 극복할 수 있으며, 약 100nm 이하의 임계 치수를 갖는 초고집적도의 반도체 장치를 생산할 수 있다.

公开(公告)号：KR100374643B1

公开(公告)日：2003-03-04

申请号：KR1020000082054

申请日：2000-12-26

Applicant: 삼성전자주식회사

Inventor： 유지용 ,  이대엽 ,  이정우 ,  이석주 ,  이재한

IPC: H01L21/027

CPC classification number: H01L21/0274 ,  G03F7/0035 ,  H01L21/76802 ,  H01L21/76829

Abstract: A photoresist pattern is formed, without being exposed, by using photoresist having a residual layer proportion characteristic by which the photoresist dissolves at a suitable rate in a developing solution. First, a target layer to be patterned and a photoresist layer are sequentially formed on a substrate having a pattern that defines a step on the substrate. Some of the photoresist layer is treated with the developing solution, to thereby form a photoresist pattern whose upper surface is situated beneath the step and hence, exposes part of the target layer. Next, the exposed part of the target layer, and the photoresist pattern are removed. A silicidation process may be carried out thereafter on the area(s) from which the target layer has been removed. The method is relatively simple because it does not involve an exposure process. Furthermore, the method can be used to manufacture devices having very fine linewidths, i.e., a small design rule, because it is not subject to the misalignment errors which can occur during a conventional exposure process.

Abstract translation: 通过使用具有残留层比例特性的光刻胶形成光致抗蚀剂图案而不暴露，光致抗蚀剂图案以适当的比例溶解在显影液中。 首先，在具有在基板上限定台阶的图案的基板上依次形成要被图案化的目标层和光致抗蚀剂层。 用显影液处理一些光致抗蚀剂层，由此形成光致抗蚀剂图案，其上表面位于台阶下方，并因此暴露目标层的一部分。 接下来，去除目标层的曝光部分和光致抗蚀剂图案。 此后可以在已经去除目标层的区域上执行硅化工艺。 该方法相对简单，因为它不涉及曝光过程。 此外，该方法可用于制造具有非常精细的线宽的装置，即小的设计规则，因为它不受在常规曝光过程期间可能发生的未对准误差的影响。

公开(公告)号：KR1020030015543A

公开(公告)日：2003-02-25

申请号：KR1020010049317

申请日：2001-08-16

Applicant: 삼성전자주식회사

Inventor： 이대엽 ,  남정림 ,  유도열 ,  이정우

IPC: H01L21/027

CPC classification number: G03F7/0392 ,  G03F1/50

Abstract: PURPOSE: Provided is a method for forming photoresist pattern, capable of controlling a residual film rate, which can provide a photolithography process obtaining a doping angle capable of forming a non-uniform channel by controlling the residual film rate of the photoresist pattern. CONSTITUTION: The method contains the steps of: forming a photoresist layer by spreading a photoresist for controlling the residual film rate, containing a compound represented by the formula 1 and a compound represented by the formula 2, on a semiconductor substrate, wherein the compound represented by the formula 1 has a molecular weight of 3000-30000g/mol and the compound represented by the formula 2 has a molecular weight of 1000-5000g/mol; exposing and developing the photoresist layer to form the residual film rate controlled photoresist pattern. The residual film rate of the photoresist pattern is 40-85%. In the formula, R is acetal or ter-butyloxy carbonyl(t-BOC), n and m are integers, n/(m+n) is 0.01-0.8, m/(m+n) is 1-£n/(m+n)|, and r is an integer of 8-40.

Abstract translation: 目的：提供一种能够控制残留膜速率的光致抗蚀剂图案的形成方法，其可以通过控制光致抗蚀剂图案的残留膜率来提供能够形成不均匀通道的掺杂角的光刻工艺。 方案：该方法包括以下步骤：在半导体衬底上形成光致抗蚀剂层，该光致抗蚀剂层通过将含有由式1表示的化合物和由式2表示的化合物控制残留膜速率的光致抗蚀剂铺展在其上， 式1的分子量为3000-30000g / mol，由式2表示的化合物的分子量为1000-5000g / mol; 曝光和显影光致抗蚀剂层以形成残留膜速度控制的光致抗蚀剂图案。 光致抗蚀剂图案的残留膜率为40-85％。 式中，R为缩醛或叔丁氧基羰基（t-BOC），n和m为整数，n /（m + n）为0.01-0.8，m /（m + n）为1〜 m + n）|，r为8〜40的整数。

公开(公告)号：KR1020020037096A

公开(公告)日：2002-05-18

申请号：KR1020000067079

申请日：2000-11-13

Applicant: 삼성전자주식회사

Inventor： 신혜수 ,  이석주 ,  이정우 ,  이대엽

IPC: H01L21/027

CPC classification number: H01L21/32139 ,  Y10S438/975

Abstract: PURPOSE: A method for forming a micro-pattern of a semiconductor device is provided to prevent a rounding phenomenon generated from a line end of a pattern. CONSTITUTION: An etching object layer(102) is formed on an upper portion of a semiconductor substrate(100) in order to form a main pattern. A hard mask layer is formed on an upper portion of the etching object layer(102). The first hard mask layer pattern(104a) is formed by patterning the hard mask layer. An outline of the first direction of the main pattern is defined by forming the first hard mask layer. The outlines of the first direction and the second direction of the main pattern are defined and the second hard mask layer pattern is formed by patterning the first hard mask layer pattern(104a). The main pattern is formed by etching the etching object layer(102).

Abstract translation: 目的：提供一种用于形成半导体器件的微图案的方法，以防止从图案的线端产生的倒圆现象。 构成：为了形成主图案，在半导体衬底（100）的上部形成蚀刻对象层（102）。 在蚀刻对象层（102）的上部形成有硬掩模层。 第一硬掩模层图案（104a）通过图案化硬掩模层而形成。 通过形成第一硬掩模层来限定主图案的第一方向的轮廓。 限定主图案的第一方向和第二方向的轮廓，并且通过图案化第一硬掩模层图案（104a）形成第二硬掩模层图案。 通过蚀刻蚀刻对象层（102）形成主图案。

公开(公告)号：KR1020010036770A

公开(公告)日：2001-05-07

申请号：KR1019990043898

申请日：1999-10-11

Applicant: 삼성전자주식회사

Inventor： 이대엽 ,  박재균

IPC: H01L21/027

Abstract: PURPOSE: A method for manufacturing a mask of a semiconductor device is provided to improve the resolution when performing a photo-etching process. CONSTITUTION: The first photoresist layer is formed on an upper portion of a material layer(100) as a patterning object. The first photoresist layer is exposed by the first light source. A water-soluble material layer(102) is formed on an upper portion of the first photoresist layer. The water-soluble material layer(102) is not reacted with the first photoresist layer. The second photoresist layer is formed on the water-soluble material layer(102). The second photoresist layer is exposed by the second light source.

Abstract translation: 目的：提供一种制造半导体器件的掩模的方法，以在进行光蚀刻工艺时提高分辨率。 构成：第一光致抗蚀剂层形成在作为图案形成对象的材料层（100）的上部。 第一光致抗蚀剂层被第一光源曝光。 在第一光致抗蚀剂层的上部形成水溶性材料层（102）。 水溶性材料层（102）不与第一光致抗蚀剂层反应。 第二光致抗蚀剂层形成在水溶性材料层（102）上。 第二光致抗蚀剂层被第二光源曝光。

公开(公告)号：KR1020000014553A

公开(公告)日：2000-03-15

申请号：KR1019980034037

申请日：1998-08-21

Applicant: 삼성전자주식회사

Inventor： 양희홍 ,  이대엽

IPC: H01L21/32

Abstract: PURPOSE: The method can form a wire area and a contact hole simultaneously using one mask, and the mask can form two pattern of different depth simultaneously. CONSTITUTION: The method comprises the steps of: forming a first insulation layer(102), a first etch stop layer(104), a second insulation layer(106) and a second etch stop layer(108) in sequence on a semiconductor substrate(100); forming a photoresist film pattern(110) on top of the second etch stop layer using a mask formed to have different transmittance in an area where a wire is formed and in an area where a contact hole is formed; removing the photoresist film pattern, after blanket etching; and forming a wire area(118) and a contact hole(120) simultaneously by etching the first and second insulation layer using the first and second etch stop layer as an etch mask. The method can prevent the misalign between the wire area and the contact hole and can simplify the process by reducing one photolithography.

Abstract translation: 目的：该方法可以使用一个掩模同时形成导线区域和接触孔，并且掩模可以同时形成两种不同深度的图案。 构成：该方法包括以下步骤：依次在半导体衬底上形成第一绝缘层（102），第一蚀刻停止层（104），第二绝缘层（106）和第二蚀刻停止层（108） 100）; 在所述第二蚀刻停止层的顶部上形成光致抗蚀剂图案（110），所述掩模形成为在形成所述导线的区域中具有不同的透射率，并且在形成有接触孔的区域中形成; 去除光刻胶膜图案; 以及使用第一和第二蚀刻停止层作为蚀刻掩模，通过蚀刻第一和第二绝缘层同时形成导线区域（118）和接触孔（120）。 该方法可以防止导线区域和接触孔之间的不对准，并且可以通过减少一个光刻来简化工艺。

公开(公告)号：KR1019990030570A

公开(公告)日：1999-05-06

申请号：KR1019970050825

申请日：1997-10-01

Applicant: 삼성전자주식회사

Inventor： 이대엽 ,  성낙근

IPC: H01L21/027

Abstract: 본 발명은 다음 화학식 1의 고분자와 PAG(Photoacid Generator)를 포함하는 화학증폭형 레지스트 조성물을 제공한다.

식중 m은 50∼100이고, n은 0∼50이다.
이와 같은 본 발명의 레지스트 조성물을 적용하면, 광원의 조사(照射)시 노광부 및 비노광부의 선택비가 크고, 화학증폭형의 특성을 가지며, DUV인 ArF를 광원으로 사용하는 경우에 7mJ/cm
2 정도의 작은 에너지로도 네가티브형 TSI(Top-Surface-Image)를 구현할 수 있게 된다.