公开(公告)号：KR1020090051638A

公开(公告)日：2009-05-22

申请号：KR1020070118120

申请日：2007-11-19

Applicant: 삼성전자주식회사

Inventor： 김형도 ,  정성곤 ,  여기성 ,  양덕선

IPC: H01L21/027

CPC classification number: G03F1/36 ,  G03F1/26 ,  G03F1/38

Abstract: 반도체 소자의 제조를 위한 마스크 세트를 개시한다. 본 발명에 따른 반도체 소자의 제조를 위한 마스크 세트는, 제1 영역, 제2 영역 및 제1 영역과 제2 영역 사이에 위치하는 경계 영역으로 구분되는 영역을 정의하는 반도체 소자의 제조를 위한 마스크 세트에 있어서, 제1 영역에 형성되며 제1 피치를 가지는 제1 패턴을 포함하는 제1 마스크 레이어 및 제2 영역에 형성되며 제1 피치보다 큰 제2 피치를 가지는 제2 패턴을 포함하는 제2 마스크 레이어를 포함하고, 제1 패턴과 제2 패턴은 경계 영역으로 연장되어 연결되는 각각 제1 연장 패턴과 제2 연장 패턴을 통하여 서로 연결되도록 하고, 경계 영역과 인접한 제1 영역에 형성되는 제1 패턴 사이에 더미 패턴을 포함한다.
마스크, 이중노광, 연결 패턴, 보조 패턴

公开(公告)号：KR100735535B1

公开(公告)日：2007-07-04

申请号：KR1020060064442

申请日：2006-07-10

Applicant: 삼성전자주식회사

Inventor： 정성곤 ,  이지영 ,  조한구 ,  여기성

IPC: H01L21/027

公开(公告)号：KR100555529B1

公开(公告)日：2006-03-03

申请号：KR1020030080549

申请日：2003-11-14

Applicant: 삼성전자주식회사

Inventor： 백경윤 ,  송창룡 ,  고용선 ,  서전석 ,  김재환 ,  배용국 ,  오석환 ,  이동준 ,  여기성 ,  김대중 ,  김용태 ,  박양근

IPC: H01L27/10

Abstract: 본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 육방정계 배열의 캐패시터를 갖는 반도체 소자와 그 제조방법에 관한 것이다. 본 발명에 의한 반도체 소자 및 그 제조방법은 반도체 기판의 활성영역이 종횡(縱橫)으로 일정한 등간격의 매트릭스 형태인 스트레이트 셀과, 스트레이트 셀과 연결되도록 지그재그 형태로 배열된 버퍼패드 패턴과, 버퍼패드 패턴의 상부에 육방정계 배열을 갖는 하부전극 패턴을 형성하는 것을 포함한다.
본 발명에 의한 육방정계 배열의 캐패시퍼를 갖는 반도체 소자에 의하면, 스트레이트 셀에서 육방정계의 배열을 갖는 캐패시터를 제공할 수 있고 하부전극 패턴과 하부전극의 콘택 패턴 사이에 버퍼패드 패턴을 삽입함으로써 충분한 오버랩 마진을 갖는 육방정계 배열을 갖는 캐패시터를 제공할 수 있다.
스트레이트 셀, 캐패시터, 하부전극, 육방정계, 버퍼패드, 오버랩

公开(公告)号：KR100532458B1

公开(公告)日：2005-12-01

申请号：KR1020030056712

申请日：2003-08-16

Applicant: 삼성전자주식회사

Inventor： 이중현 ,  여기성 ,  한우성

IPC: H01L27/04

CPC classification number: H01L27/10885 ,  H01L27/0207 ,  H01L27/10814 ,  H01L27/10855 ,  H01L27/10888 ,  H01L27/10891

Abstract: 마스크 및 포토리소그래피 친화성을 가지며 전기적 특성이 향상된 반도체 메모리 소자를 제공한다. 본 발명에 따른 반도체 메모리 소자는 소정 피치로 배열된 복수개의 활성 영역들로 구성된 복수개의 제1 행들 및 행 방향으로 쉬프트되어 제1 행의 활성 영역들과 일부만이 오버랩되며, 소정 피치로 배열된 복수개의 활성 영역들로 구성된 복수개의 제2 행들을 포함하고, 각 제1 행들과 각 제2 행들은 서로 교대로 배열되고, 각 활성 영역들은 인접하는 6개의 활성 영역들과의 거리가 모두 동일하다.

公开(公告)号：KR1020050008309A

公开(公告)日：2005-01-21

申请号：KR1020030048223

申请日：2003-07-15

Applicant: 삼성전자주식회사

Inventor： 류만형 ,  여기성 ,  이시형 ,  김규철 ,  정성곤 ,  박창민 ,  조후성

IPC: H01L27/11

CPC classification number: H01L27/088 ,  G11C11/412 ,  H01L27/0203 ,  H01L27/1104 ,  Y10S257/903

Abstract: PURPOSE: A semiconductor device, a fabricating method of the same, an SRAM device, and a method of fabricating the same are provided to secure a high degree of integration by increasing a photo process margin. CONSTITUTION: A P-type doping region and an N-type doping region are formed within a unit cell region of a semiconductor substrate. A plurality of active patterns(102) having a first pitch are arranged in the P-type doping region and the N-type doping region. A plurality of gate patterns having a second pitch are arranged vertically to the active patterns. The first and the second pitches are formed with same size. A length of a first side of the unit cell region corresponds to integer times of the first pitch.

Abstract translation: 目的：提供一种半导体器件及其制造方法，SRAM器件及其制造方法，以通过增加光处理裕度来确保高集成度。 构成：在半导体衬底的单元电池区域内形成P型掺杂区域和N型掺杂区域。 在P型掺杂区域和N型掺杂区域中布置具有第一间距的多个有源图案（102）。 具有第二间距的多个栅极图案垂直于有源图案布置。 第一和第二间距形成相同的尺寸。 单元区域的第一侧的长度对应于第一间距的整数倍。

公开(公告)号：KR1019990081284A

公开(公告)日：1999-11-15

申请号：KR1019980015133

申请日：1998-04-28

Applicant: 삼성전자주식회사

Inventor： 여기성 ,  김학

IPC: H01L21/66

Abstract: 반도체 장치의 패턴 변형 모니터링 방법을 개시한다. 본 발명은 반도체 기판 상부에 퓨필그램(pupilgram)용 패턴이 형성된 마스크를 도입한다. 마스크에 빛을 조사하여 반도체 기판 상에 퓨필그램 패턴을 형성하며 모니터링하여 디바이스 패턴 변형을 측정한다. 마스크는 퓨필그램 모니터링용 패턴이 형성된 면의 반대면에 디바이스용 패턴이 형성되어 있다.

公开(公告)号：KR1019980065714A

公开(公告)日：1998-10-15

申请号：KR1019970000827

申请日：1997-01-14

Applicant: 삼성전자주식회사

Inventor： 여기성

IPC: H01L21/321

Abstract: 반도체 소자 패턴형성방법을 개시하고 있다. 이는, 화학증폭형 포토레지스트 패턴 형성방법에 있어서, 콘택 형성후 포토레지스트 플로우를 통해 콘택 하부 또는 상부 테일에 의한 패턴 영향을 최소화하는 것을 특징으로 한다. 따라서 환경 정화를 위한 필터 등을 설치하지 않아도 되므로 이에 따르는 경비를 절감할 수 있다. 즉, 공정단순화와 더불어 형성되는 포토레지스트 패턴의 프로파일을 개선할 수 있다.

公开(公告)号：KR1019970063466A

公开(公告)日：1997-09-12

申请号：KR1019960004469

申请日：1996-02-24

Applicant: 삼성전자주식회사

Inventor： 여기성 ,  남정림

IPC: H01L21/027 ,  H01L21/31

Abstract: 포토레지스트의 경화 처리를 통하여 공정을 단순화시킨 스페이서 형성방법이 개시된다. 본 발명은 레지스트 도포 및 노광/현상 공정을 통하여 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 경화시켜 레지스트 막질의 열적 안정성을 증가시키는 단계, 및 결과물 전면에 스페이서 물질을 도포한 후 에치-백하여 상기 레지스트 패턴의 양측벽에 스페이서를 형성하는 단계를 구비하여, 공정을 단순화시킴과 아울러 레지스터의 Flow Rate 조절하고 공정 마아진을 향상시키는 효과를 발휘한다.

公开(公告)号：KR1019970023639A

公开(公告)日：1997-05-30

申请号：KR1019950037803

申请日：1995-10-28

Applicant: 삼성전자주식회사

Inventor： 고영범 ,  여기성 ,  남정림

IPC: H01L21/027

Abstract: 반도체장치의 제조방법 특히 노광방법이 개시되어 있다.
본 발명은 반도체장치의 제조방법에 있어서, 보조패턴이 추가된 PSP(phase shift pattern)을 사용한 위상반전을 통하여 노광공정에서 소자의 형성과 직접 관련되는 주패턴의 인접된 형상들 상호간의 보강간섭 효과를 보정하는 것을 특징으로 한다.
따라서, 반도체장치에서 소자 형태의 변형을 방지하여 공정을 용이하게 하고 소자들 간의 구분을 확보할 수 있다는 효과를 가진다.

公开(公告)号：KR1019970018241A

公开(公告)日：1997-04-30

申请号：KR1019950029284

申请日：1995-09-07

Applicant: 삼성전자주식회사

Inventor： 여기성 ,  남정림

IPC: H01L21/324