-
公开(公告)号：KR101595785B1
公开(公告)日：2016-02-19
申请号：KR1020080115331
申请日：2008-11-19
Applicant: 삼성전자주식회사
IPC: H04Q9/04
Abstract: 복수개의기기제어실행소프트웨어들을구비한소정어플리케이션프로그램을실행하고, 상기기기제어실행소프트웨어를선택하면그 선택된기기제어실행소프트웨어와매핑할리모콘의특정키를요청하고, 리모콘의특정키가선택되면상기기기제어실행소프트웨어를다운로드하고, 다운로드받은기기제어실행소프트웨어를상기선택된리모콘의특정키에매핑하는과정을포함하는리모콘의단축키 설정/실행방법및 장치가개시되어있다.
-
公开(公告)号：KR101578511B1
公开(公告)日：2015-12-18
申请号：KR1020090043825
申请日：2009-05-20
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5642 , G11C29/00 , G11C2211/5634
Abstract: 멀티비트셀을포함하는반도체메모리장치에서리드에러를최소화할수 있는리드전압설정방법및 그장치가개시된다. 본발명의실시예에따른리드전압설정방법은각 전압상태에대응하는전압산포의통계적인값에기초하여에러발생비트의수를최소로할 수있는리드전압을설정할수 있다. 또한, 본발명의실시예에따른리드전압설정방법은, 종래의방법들을이용하여산출된리드전압들을적절하게오프셋보상함으로써에러발생비트의수를최소로할 수있는리드전압을설정할수 있다.
-
公开(公告)号：KR101539002B1
公开(公告)日：2015-07-24
申请号：KR1020090000099
申请日：2009-01-02
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1008 , H03M13/1105 , H03M13/1108
Abstract: 1-비트의에러를정정하기위한방법및 장치가개시된다. 본발명의실시예에따른 1-비트용에러정정방법은, 각변수노드에연결된체크노드중 패리티조건을만족시키지않는체크노드의개수에기초하여에러가발생한변수노드를추정할수 있고, 추정된변수노드에상응하는비트의에러를용이하게정정할수 있다.
-
公开(公告)号：KR101535225B1
公开(公告)日：2015-07-09
申请号：KR1020090000842
申请日：2009-01-06
Applicant: 삼성전자주식회사
CPC classification number: H03M13/1111 , H03M13/1108 , H03M13/3707 , H03M13/451 , H03M13/458 , H04L1/0045 , H04L1/0057
Abstract: 디코딩(decoding) 방법및 그방법을이용하는메모리시스템장치가개시된다. 상기디코딩방법은수신된데이터의확률값을이용하여복수의변수노드들및 복수의체크노드들을업데이트하는제 1 디코딩방법을수행하는단계및 제 1 디코딩방법을수행하여디코딩에성공하지못한경우, 제 2 디코딩방법을수행하는단계를구비하고, 상기제 2 디코딩방법을수행하는단계는상기변수노드들중 적어도하나의변수노드를선택하는단계, 상기선택된변수노드에수신된데이터의확률값을수정하는단계및 상기수정된확률값을이용하여상기변수노드들및 상기체크노드들을업데이트하여상기디코딩성공여부를판단하는단계를구비할수 있다. 상기디코딩방법및 그방법을이용하는메모리시스템장치는에러마루(error-floor) 영역을낮출수 있고, 디코딩의성공확률을증가시킬수 있으므로디코딩성능을향상시킬수 있는장점이있다.
-
公开(公告)号：KR101436506B1
公开(公告)日：2014-09-02
申请号：KR1020080071647
申请日：2008-07-23
Applicant: 삼성전자주식회사
CPC classification number: G11C11/5628 , G11C7/1006
Abstract: 메모리 장치 및 메모리 데이터 프로그래밍 방법이 제공된다. 본 발명 일 실시예에 따른 메모리 장치는 제1 데이터 페이지를 인코드하여 제1 코드워드 (codeword)를 생성하고 제2 데이터 페이지를 인코드하여 제2 코드워드를 생성할 수 있다. 메모리 장치는 연속적인 1의 개수의 최대값 또는 연속적인 0의 개수의 최대값을 가지는 제1 코드워드를 생성할 수 있다. 메모리 장치는 제1 코드워드 및 제2 코드워드를 복수의 멀티 비트 셀에 프로그램할 수 있다. 메모리 장치는 메모리 셀들의 문턱 전압의 산포(distribution)를 개선할 수 있다.
CTF, modulation coding, charge trap, flash memory-
Patent Agency Ranking
公开(公告)号：KR101412974B1
公开(公告)日：2014-06-30
申请号：KR1020080049828
申请日：2008-05-28
Applicant: 삼성전자주식회사
CPC classification number: G11C16/3454 , G11C11/5628 , G11C2211/5621
Abstract: 메모리 장치 및 메모리 프로그래밍 방법이 제공된다. 본 발명의 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이, 상기 복수의 메모리 셀들 각각의 상태 정보를 추출하고, 상기 추출된 상태 정보에 기초하여 상기 복수의 메모리 셀들을 제1 그룹 및 제2 그룹으로 분할하고, 상기 제1 그룹의 메모리 셀들에 제1 검증 전압을 할당하고 상기 제2 그룹의 메모리 셀들에 제2 검증 전압을 할당하는 제어부, 및 상기 제1 그룹의 메모리 셀들 각각의 문턱 전압이 상기 제1 검증 전압 이상일 때까지 상기 제1 그룹의 메모리 셀들 각각의 문턱 전압을 증가시키고, 상기 제2 그룹의 메모리 셀들 각각의 문턱 전압이 상기 제2 검증 전압 이상일 때까지 상기 제2 그룹의 메모리 셀들 각각의 문턱 전압을 증가시키는 프로그래밍부를 포함하며, 이를 통해 메모리 셀의 문턱 전압의 산포의 폭을 줄일 수 있다.
멀티 비트 셀, 멀티 레벨 셀, 검증 전압, verify level, ISPPAbstract translation: 提供了一种存储器件和存储器编程方法。 本发明的存储器件具有存储单元阵列，包括多个存储单元，提取所述多个存储单元，每一个的状态信息，并且其中，所提取的状态信息时，所述多个存储单元，所述第一组和所述第二基础上 组被划分，并且其中，所述控制部，并且每个所述第一组的用于分配的第一验证电压施加到第一组的存储器单元，并且所述第二验证电压分配给在所述第二组中的存储器单元的存储器单元的阈值电压的 比在该组的每个存储器单元的阈值电压的第二和第一增加第一验证电压，所述第二组中的存储器单元，直到该组的存储器单元的所述第二相应的阈值电压大于所述第二验证电压，直到 和包括可编程，以增加相应的阈值电压，通过它可以减小存储单元的分散的阈值电压的宽度。
-
公开(公告)号：KR1020130102401A
公开(公告)日：2013-09-17
申请号：KR1020120023601
申请日：2012-03-07
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L21/76232 , H01L21/3086 , H01L27/1021 , H01L27/224 , H01L29/861 , H01L27/2463
Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to reduce resistance by burying a word line in a substrate. CONSTITUTION: Device isolation layers are extended in a substrate in one direction. Word lines (34) include metal. A first impurity region (12) is formed on the word line. An interlayer dielectric includes a through hole. A second impurity region (40) is in contact with the first impurity region.
Abstract translation: 目的：提供一种半导体器件及其制造方法，以通过将字线掩埋在衬底中来降低电阻。 构成：器件隔离层在一个方向上在衬底中延伸。 字线（34）包括金属。 在字线上形成第一杂质区（12）。 层间电介质包括通孔。 第二杂质区（40）与第一杂质区接触。
-
公开(公告)号：KR1020130097997A
公开(公告)日：2013-09-04
申请号：KR1020120019752
申请日：2012-02-27
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115 , H01L21/28
CPC classification number: H01L45/06 , H01L27/2409 , H01L27/2463 , H01L45/1233 , H01L45/143 , H01L45/144 , H01L45/148 , H01L45/16 , H01L45/1675 , H01L45/1691
Abstract: PURPOSE: A method for forming a contact and a method for manufacturing a phase change memory device using the same are provided to improve diode characteristics. CONSTITUTION: An insulation film pattern including a plurality of contact holes (163) is formed on a substrate (110). The insulation film pattern includes a first sidewall (161) of a first direction and a second sidewall of a second direction which is opposite to the first direction. A semiconductor pattern (166) is formed on the contact hole. A separation spacer (172) is formed on the semiconductor pattern and the side of the first sidewall to partially expose the semiconductor pattern. The semiconductor pattern is divided into a plurality of semiconductor pattern parts by etching the exposed semiconductor pattern using the separation spacer.
Abstract translation: 目的：提供一种用于形成接触的方法和使用其的相变存储器件的制造方法，以改善二极管特性。 构成：在基板（110）上形成包括多个接触孔（163）的绝缘膜图案。 绝缘膜图案包括第一方向的第一侧壁（161）和与第一方向相反的第二方向的第二侧壁。 在接触孔上形成半导体图案（166）。 在半导体图案和第一侧壁的侧面上形成分隔间隔件（172）以部分地暴露半导体图案。 通过使用分离间隔物蚀刻暴露的半导体图案，将半导体图案分成多个半导体图形部分。
-
公开(公告)号：KR1020120095609A
公开(公告)日：2012-08-29
申请号：KR1020110015032
申请日：2011-02-21
Applicant: 삼성전자주식회사
CPC classification number: G06F13/16 , G11C7/1006 , G06F12/0246 , G11C16/0483 , G11C16/06 , G11C16/10
Abstract: PURPOSE: A semiconductor memory system and a programming method thereof are provided to reduce BPD(Back Pattern Dependency) by randomizing data in a column direction. CONSTITUTION: A semiconductor memory system includes a semiconductor memory device including a storage area and a memory controller which control a program and a read operation in the storage area. A first randomizer changes program data in the storage area into the first random data by using a first sequence of a first cycle(S120). A second randomizer changes the first random data into the second random data by using a second sequence of a second cycle(S140). The first cycle is different from the second cycle. The second random data is provided to a memory cell array(S160).
Abstract translation: 目的：提供半导体存储器系统及其编程方法，以通过在列方向上随机化数据来减少BPD（反向图依赖性）。 构成：半导体存储器系统包括包括存储区域的半导体存储器件和控制存储区域中的程序和读取操作的存储器控制器。 第一随机发生器通过使用第一周期的第一序列将存储区域中的程序数据改变为第一随机数据（S120）。 第二随机发生器通过使用第二周期的第二序列将第一随机数据改变为第二随机数据（S140）。 第一个周期与第二个周期不同。 将第二随机数据提供给存储单元阵列（S160）。
-
公开(公告)号：KR1020110097446A
公开(公告)日：2011-08-31
申请号：KR1020100017293
申请日：2010-02-25
Applicant: 삼성전자주식회사
CPC classification number: G06F11/1072 , G06F11/1048 , G11C11/5642 , G11C16/3404 , G11C16/349
Abstract: 본 발명에 따른 불휘발성 메모리의 데이터 처리 방법은, 상기 불휘발성 메모리 장치의 위크 열 정보를 제공받는 단계, 상기 비트들 각각에 대한 확률적인 값을 계산하는 단계, 상기 위크 열 정보에 대응되는 확률적인 값을 수정하는 단계, 수정된 확률적인 값을 이용하여 오류 정정 부호의 복호를 수행하는 단계를 포함한다.
-
-
-
-
-
-
-
-
-
Search Results
172
records
(took 0.036 seconds)
