中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

22 records (took 0.023 seconds)

    자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
    3.
    发明授权
    자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법 失效
    具有自对准单元二极管的半导体器件的制造方法和使用其相位变化的存储器件的方法的制造

    公开(公告)号：KR100782496B1

    公开(公告)日：2007-12-05

    申请号：KR1020060110549

    申请日：2006-11-09

    Applicant: 삼성전자주식회사

    Inventor： 은성호 ,  오재희 ,  박재현 ,  김정인 ,  고승필 ,  오용태

    IPC: H01L21/8247 ,  H01L27/115

    CPC classification number: H01L27/2463 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/16 ,  H01L45/1675 ,  H01L21/76224 ,  H01L21/76897 ,  H01L45/04

    Abstract: A method for manufacturing a semiconductor device having a self-aligned cell diode and a method for manufacturing a phase-change memory device using the same are provided to restrain increase of electrical resistance due to a mis-alignment of the word lines and cell diodes by using self-cell diodes being self-aligned with word lines. A conductive layer is formed on a semiconductor substrate(40). A dielectric(44) is formed on the conductive layer. The dielectric and the conductive layer are patterned in turn to form isolation trenches for exposing the substrate and word lines(WL) defined by the isolation trenches. An isolation layer(54) is formed to gap-fill the isolation trenches. Cell contact holes pass through to expose the word lines. The cell contact holes are defined by the adjacent isolation layer to be self-aligned with the word lines. Cell diodes gap-fill the cell contact holes. When the isolation trenches and the word lines are formed, a first hard mask layer is formed on the dielectric, the first hard mask layer is patterned to form a line-shaped first preliminary hard mask patterns(46'), and the dielectric is etched by using the first preliminary hard mask patterns as etch masks.

    Abstract translation: 提供具有自对准单元二极管的半导体器件的制造方法和使用其的相变存储器件的制造方法，以抑制由于字线和单元二极管的错误对准引起的电阻的增加 使用自细胞二极管与字线自对准。 在半导体衬底（40）上形成导电层。 电介质（44）形成在导电层上。 电介质层和导电层依次进行图案化，形成用于暴露由隔离沟槽限定的衬底和字线（WL）的隔离沟槽。 形成隔离层（54）以间隔填充隔离沟槽。 细胞接触孔通过以暴露字线。 单元接触孔由相邻隔离层限定，以与字线自对准。 电池二极管间隙填充电池接触孔。 当形成隔离沟槽和字线时，在电介质上形成第一硬掩模层，将第一硬掩模层图案化以形成线状的第一初步硬掩模图案（46'），并且电介质被蚀刻 通过使用第一初步硬掩模图案作为蚀刻掩模。

    반도체 소자 및 반도체 소자의 제조방법
    4.
    发明公开
    반도체 소자 및 반도체 소자의 제조방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号：KR1020130102401A

    公开(公告)日：2013-09-17

    申请号：KR1020120023601

    申请日：2012-03-07

    Applicant: 삼성전자주식회사

    Inventor： 김은정 ,  고승필 ,  김용준

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L21/76232 ,  H01L21/3086 ,  H01L27/1021 ,  H01L27/224 ,  H01L29/861 ,  H01L27/2463

    Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to reduce resistance by burying a word line in a substrate. CONSTITUTION: Device isolation layers are extended in a substrate in one direction. Word lines (34) include metal. A first impurity region (12) is formed on the word line. An interlayer dielectric includes a through hole. A second impurity region (40) is in contact with the first impurity region.

    Abstract translation: 目的：提供一种半导体器件及其制造方法，以通过将字线掩埋在衬底中来降低电阻。 构成：器件隔离层在一个方向上在衬底中延伸。 字线（34）包括金属。 在字线上形成第一杂质区（12）。 层间电介质包括通孔。 第二杂质区（40）与第一杂质区接触。

    콘택 형성 방법 및 이를 이용한 상변화 메모리 장치의 제조 방법
    6.
    发明公开
    콘택 형성 방법 및 이를 이용한 상변화 메모리 장치의 제조 방법 审中-实审
    形成接触的方法和使用其制造相变存储器件的方法

    公开(公告)号：KR1020130097997A

    公开(公告)日：2013-09-04

    申请号：KR1020120019752

    申请日：2012-02-27

    Applicant: 삼성전자주식회사

    Inventor： 고승필 ,  김은정 ,  김용준

    IPC: H01L21/8247 ,  H01L27/115 ,  H01L21/28

    CPC classification number: H01L45/06 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/16 ,  H01L45/1675 ,  H01L45/1691

    Abstract: PURPOSE: A method for forming a contact and a method for manufacturing a phase change memory device using the same are provided to improve diode characteristics. CONSTITUTION: An insulation film pattern including a plurality of contact holes (163) is formed on a substrate (110). The insulation film pattern includes a first sidewall (161) of a first direction and a second sidewall of a second direction which is opposite to the first direction. A semiconductor pattern (166) is formed on the contact hole. A separation spacer (172) is formed on the semiconductor pattern and the side of the first sidewall to partially expose the semiconductor pattern. The semiconductor pattern is divided into a plurality of semiconductor pattern parts by etching the exposed semiconductor pattern using the separation spacer.

    Abstract translation: 目的：提供一种用于形成接触的方法和使用其的相变存储器件的制造方法，以改善二极管特性。 构成：在基板（110）上形成包括多个接触孔（163）的绝缘膜图案。 绝缘膜图案包括第一方向的第一侧壁（161）和与第一方向相反的第二方向的第二侧壁。 在接触孔上形成半导体图案（166）。 在半导体图案和第一侧壁的侧面上形成分隔间隔件（172）以部分地暴露半导体图案。 通过使用分离间隔物蚀刻暴露的半导体图案，将半导体图案分成多个半导体图形部分。

    상변화 기억 소자 및 그 형성 방법
    7.
    发明公开
    상변화 기억 소자 및 그 형성 방법 无效
    相变存储器件及其形成方法

    公开(公告)号：KR1020080039701A

    公开(公告)日：2008-05-07

    申请号：KR1020060107337

    申请日：2006-11-01

    Applicant: 삼성전자주식회사

    Inventor： 오용태 ,  오재희 ,  정창욱 ,  박재현 ,  김정인 ,  은성호 ,  고승필 ,  이광우

    IPC: H01L27/115

    CPC classification number: H01L45/06 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1666

    Abstract: A phase change memory device and a method for forming the same are provided to widen the width of a cell hole in comparison with a minimum line width by performing sequentially a patterning process including an anisotropic etch process and an isotropic etch process. A dopant doping line(110) is formed on an upper surface of a semiconductor substrate(100). A mold insulating layer(120) is formed on the semiconductor substrate. A preliminary cell hole for exposing the dopant doping line is formed by patterning the mold insulating layer in an anisotropic etch method. A cell hole(125a) is formed by etching the mold insulating layer having the preliminary cell hole in an isotropic method. A diode(130) is formed within the cell hole. A heater electrode(140) is formed on the diode. A phase change pattern(145) is formed on the heater electrode.

    Abstract translation: 提供相变存储器件及其形成方法，通过依次执行包括各向异性蚀刻工艺和各向同性蚀刻工艺的图案化处理，与最小线宽相比加宽电池孔的宽度。 掺杂剂掺杂线（110）形成在半导体衬底（100）的上表面上。 在半导体基板上形成有模具绝缘层（120）。 通过以各向异性蚀刻方法图案化模具绝缘层来形成用于暴露掺杂掺杂线的预备电池孔。 通过以各向同性方法蚀刻具有初级电池孔的模具绝缘层来形成电池孔（125a）。 在电池孔内形成二极管（130）。 在二极管上形成加热电极（140）。 在加热器电极上形成相变图案（145）。

    자기 메모리 소자 및 이의 제조 방법
    8.
    发明公开
    자기 메모리 소자 및 이의 제조 방법 审中-实审
    磁性随机访问装置及其制造方法

    公开(公告)号：KR1020160011011A

    公开(公告)日：2016-01-29

    申请号：KR1020140091885

    申请日：2014-07-21

    Applicant: 삼성전자주식회사

    Inventor： 고승필 ,  손명수 ,  이길호

    IPC: H01L43/08 ,  H01L27/115 ,  H01L21/8247

    CPC classification number: H01L27/222 ,  H01L27/228 ,  H01L43/02 ,  H01L43/08 ,  H01L43/12

    Abstract: 자기메모리소자는, 기판의제1 및제2 영역상에평탄한제1 상부면을갖는제1 층간절연막이구비된다. 상기제1 영역의제1 층간절연막상에는상기제1 상부면보다높은평탄한제2 상부면을갖고, 상기제2 상부면에는고립된형상의자기터널접합(MTJ) 구조물들및 상기 MTJ 구조물들사이의매립막패턴이노출된패턴구조물이구비된다. 상기패턴구조물상에상기 MTJ 구조물들의상부면과접촉하면서연장되는비트라인들이구비된다. 또한, 상기제1 영역의비트라인들사이의패턴구조물및 상기제2 영역의제1 층간절연막상부면에형성되고, 상기제1 및제2 영역에서단차를갖는식각저지막이구비된다. 상기자기메모리소자는비트라인및 MTJ 구조물의불량이감소된다.

    Abstract translation: 磁存储器件包括在衬底的第一和第二区域上具有第一上平坦表面的第一层间绝缘层。 在第一区域的第一层间绝缘层上，形成比第一上表面高的平坦的第二上表面，并且在第二上表面上设置有隔离形状的磁隧道结（MTJ）结构和图案结构 在MTJ结构之间具有暴露的掩埋层图案。 在图案结构上，提供的是从与MTJ结构的上表面相接触的位线延伸。 此外，在第一区域的位线和第二区域的第一层间绝缘层的上表面之间的图案结构上形成在第一和第二区域中具有阶梯状结构的蚀刻抑制层。 磁存储器件减少了位线和MTJ结构的缺陷。

    반도체 장치 및 그 제조 방법
    9.
    发明公开
    반도체 장치 및 그 제조 방법 审中-实审
    半导体器件及其制造方法

    公开(公告)号：KR1020130102399A

    公开(公告)日：2013-09-17

    申请号：KR1020120023599

    申请日：2012-03-07

    Applicant: 삼성전자주식회사

    Inventor： 이재규 ,  고승필 ,  김용준 ,  김은정

    IPC: H01L27/115 ,  H01L21/8247

    CPC classification number: H01L45/00 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/144 ,  H01L45/1675 ,  H01L45/1683 ,  H01L27/2481

    Abstract: PURPOSE: A semiconductor device and a method for manufacturing the same are provided to improve crystallization by performing an active epitaxial growth process on the front surface of a substrate. CONSTITUTION: A first semiconductor layer (118) has a first conductivity type. The first semiconductor layer is extended in a first direction. Second semiconductor layers (122) are separated from each other in the first direction. The second semiconductor layer has a second conductivity type. An insulating layer structure (130) surrounds the sidewalls of the first semiconductor layer and the second semiconductor layers and.

    Abstract translation: 目的：提供半导体器件及其制造方法，以通过在衬底的前表面上进行有源外延生长工艺来改善结晶。 构成：第一半导体层（118）具有第一导电类型。 第一半导体层沿第一方向延伸。 第二半导体层（122）在第一方向上彼此分离。 第二半导体层具有第二导电类型。 绝缘层结构（130）围绕第一半导体层和第二半导体层的侧壁。

Patent Agency Ranking