公开(公告)号：KR101799724B1

公开(公告)日：2017-11-22

申请号：KR1020170021311

申请日：2017-02-17

Applicant: 연세대학교 산학협력단

Inventor： 강성호 ,  최인혁

IPC: G01R31/3185

Abstract: 본발명은반도체적층테스트를위한테스트경로를재구성할수 있는반도체테스트장치및 그동작방법을개시한다. 본발명의일실시예에따르면반도체적층테스트를위한테스트경로를재구성할수 있는반도체테스트장치에있어서, 반도체테스트장치는적어도하나의코어의테스트폭(test width)에기초하여테스트경로설정비트들을결정하는설정비트결정부, 상기결정된테스트경로설정비트들에기초하여테스트경로상에적어도하나의스캔체인(scan chain)의포함여부를결정하는제1 테스트경로설정부, 및상기결정된테스트경로설정비트들에기초하여상기테스트경로상에적어도하나의입력포트및 적어도하나의출력포트의포함여부를결정하는제2 테스트경로설정부를포함할수 있다.

Abstract translation: 本发明公开了一种半导体测试装置及其操作方法，其能够重新配置用于半导体堆叠测试的测试路径。 根据本发明的实施例，提供了一种半导体测试装置，其能够重新配置用于半导体堆测试的测试路径，其中半导体测试装置基于至少一个核的测试宽度来确定测试路径设置位 第一测试路径设置单元，用于基于所确定的测试路径设置比特来确定是否在测试路径上包括至少一个扫描链， 以及第二测试路径设置单元，用于基于第一测试路径设置单元来确定是否在测试路径上包括至少一个输入端口和至少一个输出端口。

公开(公告)号：KR1020170095057A

公开(公告)日：2017-08-22

申请号：KR1020160016564

申请日：2016-02-12

Applicant: 연세대학교 산학협력단

Inventor： 강성호 ,  임현열

IPC: G01R31/3185 ,  G01R31/28

Abstract: 본발명은복수개의셀을포함하는스캔체인에세그먼트를지정하여우회데이터에대한바이패스비트의증가여부를판단하고, 바이패스비트의증가여부에기반하여세그먼트의크기를조정하거나세그먼트의바이패스비트와기설정된문턱값을비교하며, 스캔체인의분할을수행하여테스트패턴을설정하는스캔바이패스를이용한스캔체인분할장치및 그방법에관한것으로서, 스캔체인을분할하여실질적으로필요하지않은패턴을제거하고, 필요없는패턴부분을바이패스하여테스트데이터의크기및 동작전력소비를줄일수 있다.

Abstract translation: 本发明规定了该扫描链段通过调整基础上增加了如果所确定的增加，如果旁路数据或段旁通比特的旁路位和旁通比特包括多个单元的链段的大小 wagi通过将扫描链中的预定的阈值，与扫描链分离装置和使用扫描旁路用于通过执行所述扫描链的一个部门，以移除图案设定的测试图案的方法并不实际需要比较 并且通过绕过不必要的图案部分，可以减小测试数据的大小和操作功耗。

公开(公告)号：KR101633678B1

公开(公告)日：2016-06-28

申请号：KR1020150063206

申请日：2015-05-06

Applicant: 연세대학교 산학협력단

Inventor： 강성호 ,  박재석

IPC: G06F11/16 ,  G06F11/22

Abstract: 본발명은 3차원반도체의테스트데이터의추출시간을줄일수 있는테스트데이터추출장치에관한것으로, 본실시예에따른테스트데이터추출장치는관통전극그룹의관통전극들에대한테스트결과값들을이용하여관통전극그룹의결함상태를나타내는체크데이터를생성하는체크데이터생성부(120); 체크데이터를이용하여테스트결과값들을추출할관통전극그룹을선택하고, 선택한관통전극그룹으로활성화신호를출력하는제어부(160); 및활성화신호에따라테스트결과값들을추출하는추출부(180)를포함한다.

Abstract translation: 本发明涉及能够减少三维半导体的测试数据提取时间的测试数据提取装置。 根据本发明的实施例，测试数据提取装置包括：检查数据生成单元（120），其使用通过电极组中的穿过电极的测试结果值来生成指示通孔电极组的缺陷状态的检查数据; 控制单元（160），其通过使用所述校验数据选择贯通电极组来提取测试结果值，并向所选择的通过电极组输出激活信号; 以及提取单元（180），其根据激活信号提取测试结果值。

公开(公告)号：KR1020120098101A

公开(公告)日：2012-09-05

申请号：KR1020110017817

申请日：2011-02-28

Applicant: 연세대학교 산학협력단

Inventor： 강성호 ,  이근수

IPC: G11C29/40

CPC classification number: G01R31/318335 ,  G01R31/318533

Abstract: PURPOSE: A method for compressing test data, a computer readable storage medium with a test compression program, and an apparatus for decompressing the compressed test data are provided to reduce test time and improve the compression efficiency of the test data. CONSTITUTION: A scan slice is divided to form the number of sections which is equal to the number of bits of a selection code(S100). It is determined whether the scan slice is a group mode with the same bits or the different bits(S200). A preset bit is allocated in an adaptive code and a control code according to a determined mode(S300). A selection code is allocated by the scan slice(S400). The slice code is generated(S500). [Reference numerals] (AA) Start; (BB) Finish; (S100) Dividing a scan slide section; (S200) Determining whether each section of a scan slice is a group mode; (S300) Allocating a preset bit to an adaptation code and a control code according to the determined mode; (S400) Allocating a bit to a selection code; (S500) Generating a slice code

Abstract translation: 目的：提供一种用于压缩测试数据的方法，具有测试压缩程序的计算机可读存储介质和用于解压缩压缩测试数据的设备，以减少测试时间并提高测试数据的压缩效率。 构成：将扫描片分割成与选择码的位数相等的片段数（S100）。 确定扫描片是否是具有相同位或不同位的组模式（S200）。 根据确定的模式，在自适应代码和控制代码中分配预设位（S300）。 通过扫描片分配选择码（S400）。 生成切片代码（S500）。 （附图标记）（AA）开始; （BB）完成; （S100）划分扫描幻灯片部分; （S200）确定扫描切片的每个部分是否是组模式; （S300）根据确定的模式将预置位分配给适配码和控制码; （S400）将位分配给选择代码; （S500）生成切片代码

公开(公告)号：KR101060243B1

公开(公告)日：2011-08-29

申请号：KR1020090069399

申请日：2009-07-29

Applicant: 연세대학교 산학협력단

Inventor： 강성호

IPC: G11C29/00 ,  G11C7/10

Abstract: 본 발명의 실시 예에 따른 프로그래머블 메모리 자체 테스트 회로 생성기는 이중 포트 메모리에 대한 메모리 설정 정보 및 알고리즘에 대한 알고리즘 정보를 수신하여 상기 메모리 설정 정보 및 상기 알고리즘 정보를 기반으로 라이브러리 정보를 구성하는 라이브러리 구성부, 및 상기 라이브러리 구성부로부터 상기 라이브러리 정보를 로딩(loading)하여 프로그래머블 메모리 자체 테스트 회로를 생성하는 프로그래머블 메모리 자체 테스트 회로 생성부를 포함한다.
본 발명의 실시 예에 따른 상기 프로그래머블 메모리 자체 테스트 회로는 상기 알고리즘을 구현하기 위한 명령어에 대한 인스트럭션 세트를 저장하고, 상기 저장된 인스트럭션 세트로부터 테스트 패턴 데이터를 생성하되, 상기 인스트럭션 세트는 명령어 주소의 증감 정보, 상기 알고리즘의 시퀀스 주소에 대한 증감 정보, 상기 테스트 패턴 데이터에 대한 백그라운드 데이터 정보, 상기 이중 포트 메모리에 대해 수행되는 읽기/쓰기 동작 수행 정보, 상기 이중 포트 메모리 주소의 카운팅을 위한 카운터에 대한 카운터 정보, 및 상기 이중 포트 메모리의 두 개의 포트 중 하나의 포트를 결정하는 포트 선택 정보를 포함한다.

公开(公告)号：KR1020110042864A

公开(公告)日：2011-04-27

申请号：KR1020090099721

申请日：2009-10-20

Applicant: 연세대학교 산학협력단

Inventor： 강성호

IPC: H03M1/10

CPC classification number: H03M1/1076 ,  H03M1/1028 ,  H03M1/1033 ,  H03M1/66 ,  H03M2201/63 ,  H03M2201/652

Abstract: PURPOSE: A method and circuit for internally testing a digital to analog converter are provided to use a ramp signal with a plus value at a starting clock, thereby reducing a reference value. CONSTITUTION: A ramp signal generator(320) generates a ramp signal with a plus value at a starting clock. A counter(330) generates a first input signal. A digital to analog converter converts a first input signal into a first output signal. A differential amplifier(360) obtains a test value corresponding to the difference between the ramp signal and the first output signal. A ramp signal generator, the counter, and the differential amplifier are installed in the digital to analog converter.

Abstract translation: 目的：提供用于内部测试数模转换器的方法和电路，以在起始时钟使用具有正值的斜坡信号，从而减少参考值。 构成：斜坡信号发生器（320）在起始时钟产生具有正值的斜坡信号。 计数器（330）产生第一输入信号。 数模转换器将第一输入信号转换成第一输出信号。 差分放大器（360）获得与斜坡信号和第一输出信号之间的差对应的测试值。 斜坡信号发生器，计数器和差分放大器安装在数模转换器中。

公开(公告)号：KR1020100020827A

公开(公告)日：2010-02-23

申请号：KR1020080079602

申请日：2008-08-13

Applicant: 연세대학교 산학협력단

Inventor： 강성호

IPC: G06F11/267 ,  G06F11/22

Abstract: PURPOSE: An apparatus for generating programmable memory built in self test circuit and a generating method thereof are provided to implement various algorithms to an instruction of a command type thereby generating a test pattern data. CONSTITUTION: A library composing unit(110) receives an algorithm information about the memory set up information about a target memory and algorithm. The library composing unit constitutes the library information based on the memory set up information and the algorithm information. A PMBIST generating unit(120) loads the library information from the library composing unit. The PMBIST generating unit creates a PMBIST IP(Programmable Memory Built-In Self Test IP). The PMBIST IP generates a test pattern data from the stored instruction set.

Abstract translation: 目的：提供一种用于生成内置于自检电路中的可编程存储器的装置及其生成方法，以对命令类型的指令执行各种算法从而生成测试图案数据。 构成：库组合单元（110）接收关于目标存储器和算法的存储器建立信息的算法信息。 库组合单元构成基于内存建立信息和算法信息的库信息。 PMBIST生成单元（120）从库构成单元加载库信息。 PMBIST生成单元创建PMBIST IP（可编程内存内置自检IP）。 PMBIST IP从存储的指令集生成测试模式数据。

公开(公告)号：KR100940920B1

公开(公告)日：2010-02-08

申请号：KR1020070074935

申请日：2007-07-26

Applicant: 연세대학교 산학협력단

Inventor： 강성호

IPC: H03L7/00

Abstract: 본 발명은 위상고정루프의 자체내장 테스트 장치와 이를 포함하는 위상고정루프, 위상고정루프의 자체내장 테스트 방법 및 이를 수록한 저장매체에 관한 것이다. 보다 상세하게는 매 클럭마다 주파수 분주기의 각 분주 신호간의 레벨 천이를 검출하고 이를 통해 해밍 거리를 계산함으로써, 위상고정루프 내부의 디지털 신호만을 이용하여 적은 하드웨어 오버헤드로 빠르게 내부 고장을 테스트할 수 있는 위상고정루프의 자체내장 테스트 장치와 이를 포함하는 위상고정루프, 위상고정루프의 자체내장 테스트 방법 및 이를 수록한 저장매체에 관한 것이다.
위상고정루프, 자체내장 테스트 장치, BIST, 오버 헤드, 해밍 거리

公开(公告)号：KR1020090089167A

公开(公告)日：2009-08-21

申请号：KR1020080014577

申请日：2008-02-18

Applicant: 연세대학교 산학협력단

Inventor： 강성호

IPC: G01R31/26 ,  H01L21/66 ,  G01R31/3177

CPC classification number: G01R31/2851 ,  G01R31/3177 ,  G01R31/318513 ,  H01L22/30

Abstract: An apparatus for testing a crosstalk of a chip and a method for controlling the same are provided to improve the reliability of a cross test to various chips by selecting an aggressor in advance. A cross-talk test apparatus(100) comprises a storage unit(110), a calculation unit(120), a determining unit(130), and a test block(140). The storage unit stores the table to which crosstalk noise is mapped, and a calculation unit first supplies a different digital logic value to a first node and a second node, and it calculates the digital logic value of the nodes by backtracking. A test unit performs a cross-talk test of a rest node of pruning and a chip for the first node and the second node.

Abstract translation: 提供一种用于测试芯片的串扰的装置及其控制方法，以通过预先选择侵略者来提高对各种芯片的交叉测试的可靠性。 串扰测试装置（100）包括存储单元（110），计算单元（120），确定单元（130）和测试块（140）。 存储单元存储映射了串扰噪声的表，并且计算单元首先向第一节点和第二节点提供不同的数字逻辑值，并且通过回溯来计算节点的数字逻辑值。 测试单元对第一节点和第二节点执行修剪的休息节点和芯片的串扰测试。

公开(公告)号：KR100708462B1

公开(公告)日：2007-04-18

申请号：KR1020050045125

申请日：2005-05-27

Applicant: 연세대학교 산학협력단

Inventor： 강성호 ,  김유빈 ,  양명훈 ,  이용

IPC: G06F7/00

CPC classification number: G01R31/318536

Abstract: 본 발명은 LFSR의 천이수 감소를 위한 방법 및 이에 이용되는 천이감시 윈도우에 관한 것으로서, LFSR에서 발생하는 천이를 조합회로로 이루어진 TMW 블록이 감시하여, 억제 천이수(k-value)를 넘어 설 경우 멀티플렉서에 신호를 보내 가장 최근에 스캔 체인에 입력된 벡터를 피드백시켜 높은 연관성을 갖는 벡터를 만들어 냄으로써 스캔 이동 천이수를 감소시키는 것을 골자로 한다. 상기 천이감시 윈도우는, LFSR의 앞단에 들어오는 천이를 감지하는 단계, 천이가 감지되면 카운터에 1을 증가시키고 천이가 감지되지 않을 경우 아무 일도 하지 않는 단계, LFSR의 벡터 출력단 중 최하단에서 출력되기 직전의 천이를 감시하는 단계, 천이가 감시되면 카운터에서 1을 빼주고 천이가 감지 되지 않으면 아무 일을 하지 않는 단계, 이렇게 카운터에서 천이감시를 한 결과를 매 클록마다 k-value와 비교하여 k-value 보다 크면 최근에 SCAN에 인가된 벡터가 다시 한번 SCAN에 재인가하고, 작으면 기존의 생성된 LFSR 출력값을 SCAN에 인가하는 단계를 수행한다.
테스트벡터, LFSR, 천이수, 스캔체인