-
公开(公告)号：KR1020150086793A
公开(公告)日：2015-07-29
申请号：KR1020140006860
申请日：2014-01-20
Applicant: 한국전자통신연구원
IPC: H04N19/625 , H04N19/176 , H04N19/196 , H04N19/122 , H04N19/96 , H04N19/157
CPC classification number: H04N19/96 , H04N19/122 , H04N19/157 , H04N19/176 , H04N19/196 , H04N19/625
Abstract: 차세대영상코덱인 HEVC의부호화장치에사용되는기술로, 부호화기의고속화를위하여다양한 DCT(Descrete Cosine Tranform) 변환깊이에따라 DCT 사이즈를조기에판정하는변환깊이기반 DCT 사이즈결정장치및 방법이개시된다. 본발명에변환깊이기반 DCT 사이즈결정장치는코딩트리유닛(CTU)의내부에존재하는코딩유닛(CU)의루트위치에서 DCT사이즈를결정하기위하여예측모드를결정하는예측모드결정부, 차분쿼드트리(RQT)를기반으로상기코딩유닛을변환블록(TU;Transform Unit)으로나누는변환블록생성부및 상기변환블록을기반으로 DCT 변환을수행하는 DCT 변환부를포함한다.
Abstract translation: 本发明涉及作为下一代视频编解码器的HEVC的编码装置中使用的技术，更具体地，涉及基于变换深度的离散余弦变换（DCT）尺寸确定装置，其根据 各种DCT变换深度来加速编码器及其方法。 根据本发明，基于变换深度的DCT尺寸确定装置包括：估计模式确定单元，其确定用于确定存在于编码树单元中的编码单元（CU）的根位置中的DCT大小的估计模式 （CTU）; 转换单元生成单元，其基于残差四叉树（RQT）将CU划分为变换单元（TU）; 以及DCT变换单元，其进行基于所述TU的DCT变换处理。
-
公开(公告)号：KR1020150044113A
公开(公告)日：2015-04-24
申请号：KR1020130123047
申请日：2013-10-16
Applicant: 한국전자통신연구원
CPC classification number: G06F9/5061 , G06F2209/502 , Y02D10/22 , Y02D10/36
Abstract: 본발명은이기종멀티코어플랫폼에서응용분야에특화된 Star형 NoC 구조에멀티태스크를효율적으로할당함으로써, 통신오버헤드를감소시켜전력소비를감소시키며, 전체시스템의성능을향상시키는기술에관한것이다. 멀티태스크할당장치는소프트웨어플랫폼에서응용소프트웨어가동작함에따라생성한태스크를응용소프트웨어에대응하게클러스터링하는클러스터링부및 클러스터링된태스크를응용소프트웨어에대응하는클러스터코어에할당하고, 클러스터코어에서 1-홉만큼의거리를가지는코어에클러스터링된태스크를할당하는할당부를포함한다.
Abstract translation: 本发明涉及能够将多个任务高效地分配给专用于异构多核平台的应用以减少通信开销和其功耗的Star-NoC结构的技术。 因此，本发明可以提高系统的整体性能。 根据本发明，多任务分配装置包括：聚类单元，其基于软件平台上的应用软件的操作生成的任务进行聚类，以对应于应用软件; 以及分配单元，其将所述群集任务分配给与所述应用软件相对应的群集核心，并且将所述群集任务分配给与所述群集核心间隔开一跳的另一核心。
-
公开(公告)号：KR1020150027530A
公开(公告)日：2015-03-12
申请号：KR1020130106012
申请日：2013-09-04
Applicant: 한국전자통신연구원
CPC classification number: H04N19/11 , H04N19/147 , H04N19/176 , H04N19/186 , H04N19/593 , H04N19/96
Abstract: 영상의 휘도 성분의 잔차신호와, 색차 성분의 잔차신호 사이의 잔차신호 채널간 인트라 예측 부호화 방법이 개시된다. 본 발명에 따르면, HEVC의 휘도 성분, 색차 성분의 잔차신호 채널 간 예측하는데 있어서 인트라 예측 부호화 성능을 개선할 수 있으며, 선형 예측을 위한 예측계수를 HEVC의 쿼드트리 블록 구조를 변경하지 않는 범위에서 고속으로 도출할 수 있다. 또한, 휘도 성분과 색차 성분의 PU(Prediction Unit)의 쿼드트리 블록 구조가 다른 경우에 발생하는 채널간 예측 성능 저하를 피할 수 있는 이점이 있다.
Abstract translation: 公开了一种用于亮度分量的残留信号和色度分量的残留信号之间的残留间信号信道内预测编码的方法。 根据本发明，可以相对于HEVC的亮度和色度分量的残留间信号预测来改善帧内预测编码的性能，并且可以高速提取用于线性预测的预测系数，而不改变 HEVC四叉块结构。 此外，当针对亮度和色度分量的本单元（PU）的四叉树块结构不同时，可以避免信道间预测性能恶化，其中，信道间预测性能恶化。 根据本发明，一种用于HEVC帧内预测的装置包括：亮度解码器，用于在要编码的PU的第一帧内预测模式方向上产生预测块（PU）的亮度分量的第一残差信号; 色度信号编码器，用于在PU的第二帧内预测模式方向上产生PU的色度分量的第二残差信号; 以及残差信号预测解码器，用于当残差信号通道预测执行模式（以下称为残留间信号通道）时，使用第一和第二残差信号产生用于PU的亮度分量的残差信号的预测残差信号 选择PU的亮度和色度残差信号之间的预测模式）。
-
公开(公告)号：KR1020150001218A
公开(公告)日：2015-01-06
申请号：KR1020130074061
申请日：2013-06-26
Applicant: 한국전자통신연구원
CPC classification number: G06F1/3275 , G06F1/3206 , G06F12/0864 , G06F12/0895 , G06F2212/1028 , Y02D10/13 , Y02D10/14
Abstract: 프로세서의 동작 상태에 기반한 전력 제어를 통하여 캐시 메모리를 제어하는 장치 및 방법이 개시된다. 캐시 메모리 제어 방법은, 프로세서 코어에서 수행되는 알고리즘에 상응하여 프로세서 코어의 상태를 나타내는 프로세서 동작 모드를 추출하는 단계와, 프로세서 동작 모드에 따라 프로세서 코어와 연동하는 캐시를 제어하는 단계를 포함한다. 또한, 캐시 메모리 제어 방법을 수행하는 프로세서는, 프로세서 코어와, 프로세서 코어에서 수행되는 명령어를 저장하는 캐시와, 프로세서 코어에서 수행되는 알고리즘에 상응하여 결정되는 프로세서 코어의 상태를 나타내는 프로세서 동작 모드에 따라 캐시를 제어하는 캐시 제어부를 포함한다. 따라서, 프로세서 동작 모드에 기반하여 선택된 집합에 포함된 태그 메모리 및 선택된 웨이 메모리만을 활성화함으로써 캐시에서 소모되는 전력을 감소시킬 수 있다.
Abstract translation: 公开了一种通过基于处理器的操作状态的功率控制来控制高速缓冲存储器的装置及其方法。 用于控制高速缓冲存储器的方法包括：提取表示与在处理器核心中运行的算法相对应的处理器核心的状态的处理器操作模式的步骤; 以及根据处理器操作模式来控制与处理器核心链接的高速缓存的步骤。 此外，用于执行用于控制高速缓存存储器的方法的处理器包括：处理器核心; 存储在处理器核心中执行的命令的缓存; 以及高速缓存控制单元，其根据表示根据在处理器核心中运行的算法确定的处理器核心的状态的处理器操作模式来控制高速缓存。 因此，通过激活包括在基于处理器操作模式选择的组中的标签存储器和选择的方式存储器，可以降低高速缓存的功耗。
-
公开(公告)号：KR1020140139371A
公开(公告)日：2014-12-05
申请号：KR1020130059950
申请日：2013-05-27
Applicant: 한국전자통신연구원
CPC classification number: G06F9/4812 , Y02D10/24
Abstract: 멀티 코어 시스템 반도체(SoC;System on Chip) 제어 장치 및 방법이 개시된다. 본 발명에 따른 멀티 코어 시스템 반도체 제어 장치는 하나의 메인 코어와 적어도 하나 이상의 서브 코어로 구성된 멀티 코어 시스템 반도체의 제어 장치에 있어서, 시스템 반도체의 성능 또는 전력을 고려하여 서브 코어의 수행여부를 결정하는 결정부, 결정부의 결정에 대응하여 메인 코어 또는 상기 서브 코어의 레지스터를 포함한 상태 정보를 저장하는 저장부 및 메인 코어와 서브 코어가 상기 상태 정보를 공유함으로써 상호 간에 서브 코어의 태스크인 서브 태스크를 교환하며 수행하도록 제어하는 제어부를 포함한다.
Abstract translation: 公开了一种用于控制多核片上系统（SoC）的设备和方法。 根据本发明，一种用于控制包括主核和至少一个子核的多核SoC的装置包括确定单元，存储单元和控制单元。 考虑到多核SoC的性能或功率，确定单元确定是否驱动子核心。 响应于确定单元的确定，存储单元存储包括主核或子核的寄存器的状态信息。 控制单元进行控制，使得主核和子核可以通过共享状态信息进行交换来执行子任务，即子核的任务。
-
Patent Agency Ranking
公开(公告)号：KR1020140138537A
公开(公告)日：2014-12-04
申请号：KR1020140048909
申请日：2014-04-23
Applicant: 한국전자통신연구원
IPC: G06T5/00
CPC classification number: H04N19/86 , H04N19/423
Abstract: 복수의 프로세싱 요소 각각이 한 프레임 영상에 대한 복수의 분할화면의 픽셀블록들을 필터링하는 경우에, 각 프로세싱 요소는 해당 분할화면의 픽셀블록이 분할화면간 경계와 이웃하는 제1 경계 픽셀블록인지 확인하고, 상기 제1 경계 픽셀블록에 대하여, 제1 경계 픽셀블록에 인접한 다른 분할화면의 픽셀블록들 중 분할화면간 경계와 이웃하는 제2 경계 픽셀블록의 상태를 토대로 제1 경계 픽셀블록에 대한 필터링 영역을 결정하며, 제1 경계 픽셀블록에 대한 필터링 영역을 필터링한다.
Abstract translation: 一种用于对多个处理元件中的每一个进行滤波的方法，用于针对一帧图像的多个分割屏幕的像素块包括：通过每个处理元件验证相关分割屏幕的像素块是否是与边界相邻的第一边界像素块 分屏之间; 基于与所述第一像素块相邻的另一分割屏幕的像素块之间的分割屏幕之间的边界相邻的第二像素块的状态，确定所述第一边界像素块的滤波区域; 并对第一边界像素块的滤波区域进行滤波。
-
公开(公告)号：KR1020140135279A
公开(公告)日：2014-11-26
申请号：KR1020130054350
申请日：2013-05-14
Applicant: 한국전자통신연구원
IPC: H04N19/50
CPC classification number: H04N19/557 , H04N19/109 , H04N19/119 , H04N19/139 , H04N19/176 , H04N19/96
Abstract: 상기한 목적을 달성하기 위한 본 발명에 따른 고효율 비디오 코딩 내 분수 움직임 추정 스킵 장치는 정수 움직임 추정부에 의하여 코딩 트리 블록(Coding Tree Block; CTB)에 정수 움직임 추정(Integer Motion Estimation; IME)이 수행되는 경우, 상기 정수 움직임 추정부로부터 상기 코딩 트리 블록의 현재 SAD(Sum of Absolute Differences)를 획득하는 SAD 획득부; 상기 현재 SAD를 이용하여 상기 코딩 트리 블록이 중복 추정 블록인지 여부를 판단하는 중복 판단부; 및 상기 중복 추정 블록인지 여부에 따라, 분수 움직임 추정부에 상기 코딩 트리 블록의 분수 움직임 추정(Fractional Motion Estimation; FME) 스킵 신호를 제공하는 움직임 추정 스킵부를 포함한다.
Abstract translation: 为了实现本发明，本发明的高效率视频编码中的分数运动估计跳跃装置包括：SAD获取单元，从SAD获取单元获取编码树块（CTB）的绝对差（SAD）的当前和， 在由整数运动估计单元在编码树块中执行整数运动估计（IME）的情况下的整数运动估计单元; 复制判断单元，其通过使用当前的SAD来判断编码树块是否是复制估计块; 以及运动估计跳跃单元，其根据编码树块是否是复制估计块，将编码树块的分数运动估计（FME）跳过信号提供给分数运动估计单元。
-
公开(公告)号：KR1020140123196A
公开(公告)日：2014-10-22
申请号：KR1020130040091
申请日：2013-04-11
Applicant: 한국전자통신연구원
IPC: H04N19/52 , H04N19/42 , H04N19/122 , H04N19/436 , H04N19/176
CPC classification number: H04N19/52 , H04N19/42 , H04N19/436 , H04N19/122 , H04N19/176
Abstract: 가변 블록 크기를 위한 움직임 추정 장치 및 움직임 추정 방법이 개시된다. 본 발명에 따른 움직임 추정 장치는 3가지 타입들의 코딩 유닛에 대하여 타입 별로 병렬처리를 수행하는 프로세싱 엘리먼트 어레이부; 상기 3가지 타입들 각각에 대한 SAD 값을 연산하는 서브 SAD 계산부; 상기 3가지 타입들에 대한 움직임 벡터들을 산출하는 움직임 벡터 산출부; 및 상기 움직임 벡터들 중 최소 움직임 벡터를 선택하는 최소 움직임 벡터 선택기를 포함한다.
Abstract translation: 公开了用于可变块大小的运动估计装置和运动估计方法。 根据本发明的运动估计装置包括：处理单元阵列单元，用于对每种类型的三种编码单元执行并行处理; 子SAD计算单元，用于计算三种类型中的每一种的SAD值; 用于计算三种类型的运动矢量的运动矢量计算单元; 以及最小运动矢量选择器，用于从运动矢量中选择最小运动矢量。
-
公开(公告)号：KR1020100067583A
公开(公告)日：2010-06-21
申请号：KR1020090027317
申请日：2009-03-31
Applicant: 한국전자통신연구원
IPC: G10L19/107 , G10L19/12 , G06F12/02
Abstract: PURPOSE: An address generator increasing algebra codebook search efficiency and improving the calculating speed for the algebra codebook search is provided to reduce address calculation quantity for access to address calculation quantity] by generating the address of the memory. CONSTITUTION: A multiplier multiplies the size and width value of the correlation matrix. A first adder combines the vertical value of the correlation matrix and offset address. A second adder combines the result of computations of the first adder and multiplier. A register stores the result of computation of the second adder.
Abstract translation: 目的：通过生成存储器的地址，提供增加代数码本搜索效率并提高代数码本搜索的计算速度的地址生成器，以减少用于访问地址计算量的地址计算量]。 构成：乘数乘以相关矩阵的大小和宽度值。 第一加法器组合相关矩阵和偏移地址的垂直值。 第二加法器组合第一加法器和乘法器的计算结果。 寄存器存储第二加法器的计算结果。
-
公开(公告)号：KR1020080050938A
公开(公告)日：2008-06-10
申请号：KR1020070035237
申请日：2007-04-10
Applicant: 한국전자통신연구원
Abstract: An apparatus for controlling management of power consumption in a digital signal processor, and a system and a method for managing the power by using the same are provided to control dynamic and static consumed power in the unit of a detailed module and to reduce overall power consumption. A method for managing power comprises the following several steps. A PSM(Power Saving Mode) status register sets/resets a bit of a corresponding module in accordance with a PSM command received from a command decoding unit(501). A PSM flag register sets 1 to the bit of the corresponding module according as receiving module information, necessary for performing general commands, from the command decoding unit(502). The PSM status register checks the bit of the corresponding module, and if 1 is set to the bit of the corresponding module, a general command is performed as it is because power is supplied for the corresponding module(503). If 1 is not set to the bit of the corresponding module, a pipeline stall signal is transmitted to a controller for stopping progress of the pipeline, the PSM status register sets 1 to the bit of the corresponding module, power is supplied to the corresponding module, and progress of the pipeline is restarted if the corresponding module arrives at a normal status(504).
Abstract translation: 提供一种用于控制数字信号处理器中的功耗管理的装置，以及用于通过使用其来管理电力的系统和方法，以以详细模块为单位来控制动态和静态消耗功率并降低总体功耗 。 一种管理电力的方法包括以下几个步骤。 PSM（省电模式）状态寄存器根据从命令解码单元（501）接收的PSM命令设置/复位相应模块的位。 根据来自命令解码单元（502）的PSM标志寄存器按照作为通用命令所需的接收模块信息，将1设置为相应模块的位。 PSM状态寄存器检查相应模块的位，如果1设置为相应模块的位，则执行通用命令，因为为相应模块提供了电源（503）。 如果1未设置为相应模块的位，则流水线停止信号被发送到控制器以停止流水线的进展，PSM状态寄存器将1设置为相应模块的位，电源被提供给相应的模块 如果对应的模块到达正常状态，则管道的进展重新开始（504）。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.029 seconds)
