-
71.发明公开
公开(公告)号：KR1019990052566A
公开(公告)日：1999-07-15
申请号：KR1019970072059
申请日：1997-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 코드분할 다중접속(Code Division Multiple Access ;CDMA) 이동통신 시스템에서 무선 데이터 통신 연동장치의 속도 변환/모뎀 정합 장치의 구조에 관한 것이다.
무선 데이터 통신 연동장치는 CDMA 이동통신망에서 이동 가입자와 공중 통신망에 접속된 가입자 사이의 팩스 통신 및 PC 통신 등의 무선 데이터 통신을 수행하기 위해 이동 교환기에 연결되는 장치이다. 이러한 무선 데이터 통신 연동장치의 구성 요소 중, 속도 변환/모뎀 정합 장치는 이동통신망으로부터의 디지털 트래픽 패킷 데이터를 추출, 수신하여 모뎀 세트를 통해 공중 통신망으로 전송하고 공중 통신망의 모뎀을 통해 전송된 트래픽 데이터를 모뎀 세트로 수신한 후 디지털 트래픽 패킷 형태로 이동통신망으로 전송하는 기능을 수행한다.
본 발명에서는 모뎀 정합 기능, 프리앰블 감지 및 제거 기능, 펄스 코드 변조(PCM) 코덱(CODEC)을 이용한 아날로그 디지털 변환 기능 및 VME 버스 정합 기능을 갖고 제어국 구조와 독립적으로 동작하여 통신의 효율성을 향상시킬 수 있는 코드분할 다중접속 이동통신 시스템에서 무선 데이터 통신 연동장치의 속도 변환/모뎀 정합 장치의 구조가 제시된다.-
公开(公告)号：KR100152391B1
公开(公告)日：1998-11-02
申请号：KR1019950040551
申请日：1995-11-09
Applicant: 한국전자통신연구원
IPC: H04Q3/60
Abstract: 본 발명의 CDMA 이동통신 시스템에서의 제어국 망과 셀렉터/트랜스코더의 사이의 정합장치에 관한 것으로, 특히 하나의 제어국 망 노드에 다수의 셀렉터/트랜스코더를 접속하여 한 제어국이 수용할 수 있는 가입자의 용량을 증대시킬 수 있도록 제어국 망 노드와의 접속 및 HDLC 처리를 위한 제어국 망 노드접속부와, 제어국의 시스템 동기를 GPS에 맞추기 위한 타이밍 인터페이스부와, 트랜스코더로부터 수신된 PCM 데이타를 이동통신교환기로 전송하기 위한 트렁크 접속부와, 송·수신되는 프레임의 분석 및 처리를 위한 CPU부와, 정합장치와 셀럭터와의 데이타 송·수신을 위해 필요한 인터럽트 처리부와, 각각의 셀렉터/트랜스코더에 대한 장애상태를 처리하기 위한 장애 처리부와, CPU부가 제어국 망 노드로부터 수신된 데이타 프레임의 목적지 어드레스 필 드를 분석하여 해당 셀렉터로 전송할 때 전송로를 제공하기 위한 셀렉터 접속부와, 제어국 망 노드로부터 수신된 프레임을 저장하는 메모리부를 포함하여 구성되어, 제어국 망으로부터 입력되는 트래픽 데이타 및 제어데이타 해당 셀렉터로 손실없이 전송할 수 있으며, 하나의 노드에 다수개의 셀렉터/트랜스코더를 접속할 수 있어 한 제어국이 수용할 수 있는 가입자의 용량을 효과적으로 증대하는 장점을 갖는다.
-
公开(公告)号：KR100135912B1
公开(公告)日：1998-07-01
申请号：KR1019940036022
申请日：1994-12-22
Applicant: 한국전자통신연구원
Abstract: 본 발명은 CMS(CDMA Mobile System)의 기지국 제어장치(Base Station Controller)과와이동통신 교환기간의 정합을 위한 이동통신 교환기의 기지국 제어장치 정합 서브 시스팀에 관한 것으로, CEPT 방식 PCM 중계선과 타 시스팀과의 정합 기능을 수행하는 디지털 중계선 정합장치(3)를 포함하여 구성된다.
이에 따라 본 발명은 이동 통신 교환기와 기지국 제어장치간 통신을 위하여 기존의 전전자 교환기에 서브시스팀의 용량 증대를 위한 확장성을 증가시키고, 가장 경제적인 접속을 위한 서브 시스팀의 구현이 용이한 효과가 있다.-
公开(公告)号：KR100129143B1
公开(公告)日：1998-04-08
申请号：KR1019940035488
申请日：1994-12-21
Applicant: 한국전자통신연구원
IPC: H04L12/801 , H04L12/46 , H04L12/70
Abstract: Disclosed is a matching apparatus for processing packet data utilizing E1 link in a communication network. The apparatus comprises a phase lock loop circuit, a processor matching circuit, a controlling/decoding circuit, an E1 framer, an E1 transmitting/receiving circuit, an IPC matching circuit and a clock generator. The phase lock loop circuit supplies a clock. The processor matching circuit receives a Read/Write signal from a processor. The controlling/decoding circuit decodes the address from the matching circuit by selecting a board, a remote alarm and a local alarm. The E1 framer is initialized and the state of E1 framer is continuously reported to the processor matching circuit. The E1 transmitting/receiving circuit processes and transmits the data from E1 framer and from a line driver. The data, clock and information from the E1 framer are transmitted to the IPC matching circuit.
Abstract translation: 公开了一种用于在通信网络中利用E1链路处理分组数据的匹配装置。 该装置包括锁相环电路，处理器匹配电路，控制/解码电路，E1成帧器，E1发送/接收电路，IPC匹配电路和时钟发生器。 锁相环电路提供时钟。 处理器匹配电路从处理器接收读/写信号。 控制/解码电路通过选择电路板，远程报警器和本地报警器来对来自匹配电路的地址进行解码。 E1成帧器被初始化，并且E1成帧器的状态被连续报告给处理器匹配电路。 E1发送/接收电路从E1成帧器和线路驱动器处理和发送数据。 来自E1成帧器的数据，时钟和信息被传送到IPC匹配电路。
-
公开(公告)号：KR1019970055717A
公开(公告)日：1997-07-31
申请号：KR1019950047848
申请日：1995-12-08
Applicant: 한국전자통신연구원
Abstract: 본 발명은 CDMA 이동통신 시스템의 무선 데이타 통신 연동장치에 관한 것으로 데이타 서비스에 요구되는 프로토콜을 구현하며, 전체 시스템을 관리하는 연동장치 관리블록: 중계선 회선과의 물리적인 정합과 스위칭 기능에 의해 다수의 채널을 하나의 그룹으로 하여 출력하는 중계선 정합 및 스위치 블록: 및 상기 중계선 정합 및 스위치 블록으로 부터 수신된 이동국 단말기의 데이타를 이동통신 제어국에서 첨가한 프리엠블을 제거하고 순수한 데이타를 추출하여 상기 연동장치 관리블록으로 전송하고 상기 연동장치 관리블록으로 부터 수신한 공중전화망의 단말기의 순수 데이타에 프리엠블을 추가하여 정해진 채널에 삽입하는 기능 및 애널로그 데이타 단말기와 통신하기 위해 애널로그 모뎀 신호로 변환기능을 수행하는 속도 변환 및 모뎀 정합 블 으로 구성되는 것을 특징으로 한다.
-
Patent Agency Ranking76.发明授权CDMA 이동통신망에서의 EI 2048Kbps PCM 정합방식을 이용한 기지국과 기지국 제어장치간의 프로세서 데이타 통신처리를 위한 정합장치 失效一种用于基站和基站控制器之间的处理器数据通信处理的匹配装置，在CDMA移动通信网络中使用EI 2048Kbps PCM匹配方法
-
-
-
公开(公告)号：KR1019960014173B1
公开(公告)日：1996-10-14
申请号：KR1019930016053
申请日：1993-08-18
Applicant: 한국전자통신연구원
IPC: G06F15/00
Abstract: a high processor matching means(101) to communicate data with a high processor; a 20ms synchronizing signal matching/selecting and related signal generating means(108) generating a synchronizing reference clock, a watchdog alarm signal, a timer signal, a transmission synchronizing signal and audio processing transmission clock signal; a PCM matching means(106); a general processor and peripheral means(102); two single-chip processors and peripheral means(104,110); a HDLC processing means(111) receiving/transmitting HDLC data; two common memory means(103,109); an audio processing device matching means(112); and a reset, alarm and operating state displaying means(113) generating reset signal and alarm signal and displaying the operating state by LED.
Abstract translation: 高处理器匹配装置（101），用于与高处理器通信数据; 产生同步参考时钟的20ms同步信号匹配/选择和相关信号产生装置（108），看门狗报警信号，定时器信号，传输同步信号和音频处理传输时钟信号; PCM匹配装置（106）; 通用处理器和外围设备（102）; 两个单芯片处理器和外设（104,110）; HDLC处理装置（111）接收/发送HDLC数据; 两个公共存储装置（103,109）; 音频处理装置匹配装置（112）; 以及复位，报警和操作状态显示装置（113）产生复位信号和报警信号，并通过LED显示操作状态。
-
公开(公告)号：KR1019960013265B1
公开(公告)日：1996-10-02
申请号：KR1019930029393
申请日：1993-12-23
IPC: H04M3/00
Abstract: The apparatus presented features to carry out all the process at the master exchange office in case of normal condition, use temporary storage in case of abnormal link condition and send the information back to the memory of the master exchange office for processing. The apparatus comprises a transmission and reception data circuit, PCM transmision and reception circuit, transmission and reception interface circuit, clock generating circuit, warning data store and retrieve circuit, maintenance information control circuit, interprocess communication network interface circuit, control processor interface circuit, and slip control circuit.
Abstract translation: 该装置提出了在正常情况下在主交换局执行所有过程的功能，在异常链路状态下使用临时存储，并将信息发送回主交换局的存储器进行处理。 该装置包括发送和接收数据电路，PCM传输和接收电路，发送和接收接口电路，时钟发生电路，警告数据存储和检索电路，维护信息控制电路，进程间通信网络接口电路，控制处理器接口电路和 滑差控制电路。
-
-
-
-
-
-
-
-
-
Search Results
152
records
(took 0.025 seconds)
