-
公开(公告)号：CN102131341A
公开(公告)日：2011-07-20
申请号：CN201110021542.3
申请日：2011-01-13
Applicant: 通用汽车环球科技运作有限责任公司
CPC classification number: H05K1/117 , H05K1/0265 , H05K2201/0352 , H05K2201/0919
Abstract: 本发明涉及印刷电路板。具体地，提供了一种印刷电路板，其包括但不限于多个导电层和多个介电层。每个介电层被间置在相邻的导电层之间，以便形成具有交替的导电层和介电层的主体。导电层中的至少一个伸出超过主体的端部。
-
公开(公告)号：CN1870857B
公开(公告)日：2011-06-15
申请号：CN200610085042.5
申请日：2006-05-22
Applicant: 阿尔卑斯电气株式会社
Inventor： 古贺一正
CPC classification number: H05K1/0218 , H01L21/561 , H01L23/29 , H01L23/3121 , H01L23/552 , H01L24/97 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01078 , H01L2924/1515 , H01L2924/15313 , H01L2924/19105 , H01L2924/3025 , H05K1/0306 , H05K3/0052 , H05K3/284 , H05K3/403 , H05K3/4611 , H05K3/4629 , H05K2201/0919 , Y10T29/49146 , Y10T29/49156 , Y10T29/49165 , Y10T29/49789
Abstract: 为了使电子电路单元的电屏蔽良好，使金属膜与接地用图案的连接可靠，提供一种被屏蔽的电子电路单元及其制造方法。为此，在本发明的电子电路单元中，金属膜(6)的结构如下：被设置在埋入设置有电子部件(4)的封固树脂部(5)的上表面部与相互相对的侧面部、以及多层基板(1)的相互相对的侧面的位置，连接于设置在多层基板的上表面、或多层基板的积层间的接地用图案(3)。根据该结构，与现有技术相比，利用金属膜进行的电屏蔽良好，且因为金属膜形成在封固树脂部的侧面部与多层基板的侧面，所以特别在通过电镀形成金属膜时，可不需要现有的盲状孔，电镀液的循环良好，从而能够得到金属膜与接地用图案的连接状态可靠的电子电路单元。
-
公开(公告)号：CN101755496A
公开(公告)日：2010-06-23
申请号：CN200880020036.9
申请日：2008-05-26
Applicant: 爱克泰克公司
IPC: H05K9/00 , H05K3/00 , H05K1/02 , H01L23/552
CPC classification number: H05K1/0218 , H05K3/284 , H05K2201/0919
Abstract: 干扰被屏蔽的，例如RFI和/或EMI被屏蔽的电子模块，诸如电路板(10)或印刷电路板或相应的电子模块，其干扰屏蔽形成为与电路板的电路板层(12、13、14)的至少一个边缘区域(11)的接触(4)，该接触在电子模块中用作接地装置，该电路板包括：最外导电层(3)，提供电子模块的干扰屏蔽；至少一个电路板层(12、13、14)单元，包括埋入电路板层的填充材料中的电子元件和布线图案；以及包封的活性材料层(2)，有利地为基板层或树脂层，覆盖在最上的电路板层(12)上，并且被设置在最外层(3)与最上的电路板层(12)之间的间隔内以保形地面对最外层(3)的内表面，将电子元件和布线图案与最外层隔离，从而提供干扰屏蔽，在电路板的侧边缘(21)处的最外层(3)和电路板层(12、13、14)的边缘区域(11)之间存在直接导电接触(4)以提供接地。被屏蔽的模块的特征是最外面的屏蔽层(3)实质上为单层覆盖且为电路板单元(10)的最外的表面层。方法的特征在于其包括步骤：包括多个电路板单元(10)的面板(1)被包封层(2)覆盖；单个的电路板(10)沿电路板单元的分割线(A-A，B-B)从面板分离；以及包围的屏蔽层作为最外层被涂敷，其形成导电的干扰屏蔽。
-
公开(公告)号：CN101673885A
公开(公告)日：2010-03-17
申请号：CN200910204069.5
申请日：2005-11-28
Applicant: FCI公司
IPC: H01R12/06
CPC classification number: H01R13/6471 , H01R13/6477 , H05K3/3405 , H05K3/403 , H05K2201/09163 , H05K2201/0919 , H05K2201/09845 , H05K2201/10287 , H05K2201/1034
Abstract: 公开了用于定义在基板上的匹配阻抗表面贴装技术基底面的方法，基板是诸如印刷电路板之类的，例如，其适于容纳具有终端引线排列的电组件。这种基底面可以包括导电焊盘(P)的排列和导电过孔(V)的排列。过孔排列可以与焊盘排列不同。可以排列过孔(V)以增加布线密度，同时限制串扰，并在组件与基板之间提供匹配的阻抗。可以改变过孔排列，以在板的一层上实现预期的布线密度。增加布线密度可以减少板的层数，有助于减小电容，并从而增大阻抗。接地过孔(G)和信号过孔(S)可以以影响阻抗的方式来彼此相对地排列。因此，可以改变过孔排列，以得到与组件阻抗相匹配的阻抗。还可以改变过孔排列，以限制在相邻信号导体中的串扰。因此，可以定义过孔排列，以平衡系统的阻抗、串扰和布线密度要求。
-
公开(公告)号：CN101524002A
公开(公告)日：2009-09-02
申请号：CN200780031428.0
申请日：2007-07-13
Applicant: 赢创德固赛有限责任公司
IPC: H05K1/11
CPC classification number: H05K3/403 , H05K1/118 , H05K3/0052 , H05K3/281 , H05K2201/0919 , Y10T29/49208 , Y10T29/5313
Abstract: 本发明涉及电连接一个信息载体与一个连接件的一种方法以及一种系统，其中，所述信息载体具有一个有一个连接区的导电条结构，所述连接区嵌入在两个相互牢固连接的基片层之间，并且使所述连接件与所述连接区发生电连接。首先以使所述连接区曝露在一个边缘区域中的方式，切割或者冲制所述信息载体，接着在该边缘区域中，使所述连接件与所述连接区发生电连接。
-
Patent Agency Ranking
公开(公告)号：CN100536640C
公开(公告)日：2009-09-02
申请号：CN03817771.4
申请日：2003-06-27
Applicant: PPG工业俄亥俄公司
CPC classification number: H05K3/44 , H05K1/056 , H05K3/002 , H05K3/0052 , H05K3/4641 , H05K3/4644 , H05K2201/0166 , H05K2201/0909 , H05K2201/0919 , H05K2201/09554 , H05K2203/135 , Y10T29/49126 , Y10T29/49156 , Y10T29/49167 , Y10T428/12361 , Y10T428/24322
Abstract: 公开一种形成用于电路组件的通孔的方法，包括如下步骤：(a)将可固化涂料组合物涂于基材，在其上形成未固化的涂层，其中一些或所有基材是导电的；(b)将抗蚀剂涂于所述未固化涂层上；(c)将所述预定区域中的抗蚀剂成像；(d)将所述抗蚀剂显影以暴露未固化涂层的预定区域；(e)除去暴露的未固化涂层区域；和(f)加热步骤(e)的涂布基材，加热温度和时间应足以固化涂层。还公开了一种制备电路组件的方法。
-
公开(公告)号：CN101484784A
公开(公告)日：2009-07-15
申请号：CN200780025585.0
申请日：2007-06-25
Applicant: 埃普科斯股份有限公司
IPC: G01K1/14
CPC classification number: G01K1/14 , G01K7/22 , G01K2205/04 , H05K1/0306 , H05K1/117 , H05K1/185 , H05K3/321 , H05K2201/09072 , H05K2201/0919 , H05K2201/09845 , H05K2201/10151 , Y10T29/49085 , Y10T29/49124
Abstract: 本发明涉及一种具有嵌入到板装置中的传感器元件(1)的电部件。所述板装置包括至少三个板(21、22、23)和布置在这些板之间的印制导线(31、32、33)，所述印制导线与所述传感器元件(1)导电连接。至少两个所述印制导线具有暴露的区域(31a、32a)。此外本发明涉及用于封装传感器元件(1)的方法和用于制造板装置的方法。
-
公开(公告)号：CN101241895A
公开(公告)日：2008-08-13
申请号：CN200810003192.6
申请日：2008-01-15
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/367 , H01L25/00 , H01L25/065 , H05K1/02 , H05K1/18 , H05K7/20 , G11C5/02
CPC classification number: H05K1/0207 , H05K1/056 , H05K3/4641 , H05K2201/0919 , H05K2201/10159 , H05K2201/1056 , H05K2203/1572
Abstract: 本发明提供一种半导体存储器模块。该半导体存储器模块包括：印刷电路板部分，具有第一表面和面对第一表面的第二表面；以及金属型芯，具有插入在印刷电路板部分内的插入部分和从印刷电路板的至少一侧延伸的延伸部分。该半导体存储器模块还包括安装在印刷电路板上的存储器部分。该金属型芯具有折叠结构，该折叠结构具有至少一个弯曲部分，以基本上覆盖该存储器部分。
-
公开(公告)号：CN1503616A
公开(公告)日：2004-06-09
申请号：CN03101474.7
申请日：2003-01-17
Applicant: 三星电机株式会社
IPC: H05K1/03
CPC classification number: H05K3/403 , H01L23/49805 , H01L23/49822 , H01L23/49827 , H01L2924/0002 , H01L2924/09701 , H01L2924/15153 , H01L2924/1517 , H01L2924/16195 , H05K1/0306 , H05K3/0052 , H05K3/429 , H05K3/4611 , H05K3/4629 , H05K2201/09181 , H05K2201/0919 , H05K2201/09454 , H05K2203/1476 , H01L2924/00
Abstract: 公开了一种陶瓷多层衬底，其中在内部图形中形成的内部连接部分足够宽阔以包围外部端子，以及制造这种衬底的方法，从而稳定地实现在内部图形和外部端子之间的连接，即使当在衬底上形成通过孔的步骤中产生误差时，也能够保持这种连接。所述的陶瓷多层衬底包括：多个垂直堆叠的陶瓷衬底，每个衬底具有指定的厚度；图形层，形成在陶瓷衬底的表面上，以便形成电路元件；外部端子，形成在堆叠的陶瓷衬底的侧面上；以及内部连接部分，每个都形成在图形层的部分上，连接到外部端子，以便与外界交换信号并且足够宽阔以包围外部端子。
-
公开(公告)号：CN1099222C
公开(公告)日：2003-01-15
申请号：CN96118573.2
申请日：1996-12-06
Applicant: 冲电气工业株式会社
Inventor： 早见惠子
CPC classification number: H05K3/242 , H05K1/117 , H05K1/162 , H05K3/0047 , H05K3/0052 , H05K3/429 , H05K3/4623 , H05K2201/0919 , H05K2201/09318 , H05K2201/0949 , H05K2201/09536 , H05K2201/10159 , H05K2203/175
Abstract: 本发明提供一种能减小配线面积及噪声的存储器模块多层印刷电路板的端子电镀用电镀引线结构。从正反面的各端子21引出的配线，是以通过各BTH10连接于中层并从中层引出的配线12作为电镀引线而连接的。
-
-
-
-
-
-
-
-
-
Search Results
1108
records
(took 0.027 seconds)
