公开(公告)号：KR1020130061512A

公开(公告)日：2013-06-11

申请号：KR1020110127861

申请日：2011-12-01

Applicant: 삼성전자주식회사

Inventor： 장민화 ,  신영민 ,  김기준

IPC: G06F13/14 ,  G06F13/38 ,  H04L12/40

Abstract: PURPOSE: A communications system and a data transmission method in the same are provided to reduce data loading time by enabling a plurality of devices with an identical device address to load data from a memory device at the same time. CONSTITUTION: Multiple devices(120-0 to 120-N), connected through a memory device(110) and a serial bus, have an identical device address. One device, set up as a master device, stores data transmitted from the memory device through the serial bus based on I2C(Inter-Integrated Circuit) communications protocol. Slave devices store the data transmitted from the memory device while monitoring designated communications status based on signals received through the serial bus. [Reference numerals] (110) Memory device; (120-0) Master device; (120-1,120-2,120-N) Slave device

Abstract translation: 目的：提供通信系统和数据传输方法，以通过使具有相同设备地址的多个设备同时从存储设备加载数据来减少数据加载时间。 构成：通过存储设备（110）和串行总线连接的多个设备（120-0至120-N）具有相同的设备地址。 作为主设备的一个设备通过基于I2C（内部集成电路）通信协议的串行总线存储从存储器件发送的数据。 从设备存储从存储设备发送的数据，同时基于通过串行总线接收的信号来监视指定的通信状态。 （附图标记）（110）存储装置; （120-0）主设备; （120-1,120-2,120-N）从设备

公开(公告)号：KR1020130061211A

公开(公告)日：2013-06-11

申请号：KR1020110127408

申请日：2011-12-01

Applicant: 삼성전자주식회사

Inventor： 장민화 ,  박용윤 ,  김기준

IPC: G09G3/20

CPC classification number: G09G5/006 ,  G06F3/1438 ,  G09G3/006 ,  G09G2310/08

Abstract: PURPOSE: A display driving apparatus equipped with multiple timing controllers is provided to simplify a circuit configuration. CONSTITUTION: A display driving apparatus(100) includes a display driver(110), multiple timing controllers(120,130,140,150), and a detection line. The multiple timing controllers provide a driving timing signal to the display driver. The detection line is connected to the multiple timing controllers and provides a fail signal or a pass signal provided by the malfunctioning timing controller, to each of the multiple timing controllers according to the malfunctioning status of any one among the multiple timing controllers. The timing controller is composed of a bidirectional port, an interface part, and a resistor part. The interface part provides the fail signal to the detection line through the bidirectional port or receives the voltage of the detection line as the fail signal. The resistor part is connected to a node between the bidirectional port and the interface part and provides a pass signal to the detection line when the multiple timing controllers operate normally.

Abstract translation: 目的：提供配备有多个定时控制器的显示驱动装置，以简化电路配置。 构成：显示驱动装置（100）包括显示驱动器（110），多个定时控制器（120,130,140,​​150）和检测线。 多个定时控制器向显示驱动器提供驱动定时信号。 检测线连接到多个定时控制器，并且根据多个定时控制器中的任何一个的故障状态，向故障信号或由故障定时控制器提供的通过信号提供给多个定时控制器。 定时控制器由双向端口，接口部分和电阻器部分组成。 接口部分通过双向端口将故障信号提供给检测线，或者将检测线的电压作为故障信号接收。 电阻器部分连接到双向端口和接口部分之间的节点，并且当多个定时控制器正常工作时，向检测线路提供通过信号。

公开(公告)号：KR1020110108673A

公开(公告)日：2011-10-06

申请号：KR1020100028011

申请日：2010-03-29

Applicant: 삼성전자주식회사

Inventor： 김기준

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L43/08 ,  B82Y25/00 ,  B82Y40/00 ,  H01F10/3263 ,  H01F41/307 ,  H01L43/10 ,  H01L43/12

Abstract: 자기 메모리 소자 및 그 형성 방법을 제공한다. 기판 상에 제 1 자성 도전층을 제공하고, 제 1 자성 도전층 상에 제 1 금속 원소(element) 및 제 1 비금속 원소를 포함하는 제 1 터널 배리어층을 제공하고, 제 1 터널 배리어층 상에 제 2 자성 도전층을 제공한다. 제 1 금속 원소의 핵스핀 양자수가 0이 아닌 동위 원소의 함량은 자연 상태보다 낮다.

公开(公告)号：KR1020090084561A

公开(公告)日：2009-08-05

申请号：KR1020080010817

申请日：2008-02-01

Applicant: 삼성전자주식회사

Inventor： 강윤선 ,  김기준 ,  김철규 ,  이태연

IPC: H01L27/115

CPC classification number: H01L45/06 ,  H01L27/2409 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/148 ,  H01L45/1625 ,  H01L45/141

Abstract: A phase change material, a phase change memory device including the same, and a fabrication and operation method are provided to improve the retention characteristic. Alloy comprises silicon(Si) and antimony(Sb). The alloy is the Si-O-Sb alloy including the oxygen. The other element is more included in the Si-O-Sb alloy besides Si, O, and Sb. The phase change memory device comprises a switching element(42) and a storage node(40). The storage node is formed with the alloy including the silicon(Si) and antimony(Sb). A lower film is formed to be connected to the switching element. A phase change material layer(36) is formed on the lower film. The upper film is formed on the phase change material layer.

Abstract translation: 提供相变材料，包括该相变材料的相变存储器件以及制造和操作方法来改善保持特性。 合金包括硅（Si）和锑（Sb）。 该合金是包含氧的Si-O-Sb合金。 除了Si，O和Sb之外，Si-O-Sb合金中还含有另一种元素。 相变存储器件包括开关元件（42）和存储节点（40）。 存储节点由包含硅（Si）和锑（Sb）的合金形成。 形成下部膜以与开关元件连接。 在下膜上形成相变材料层（36）。 上层膜形成在相变材料层上。

公开(公告)号：KR1020070088185A

公开(公告)日：2007-08-29

申请号：KR1020060018463

申请日：2006-02-24

Applicant: 삼성전자주식회사

Inventor： 김기준

IPC: H04L12/24

Abstract: A network managing apparatus and method for collecting performance data of a network are provided to reattempt collecting the performance data of a corresponding network device when it is failed to collect the performance data from the network device, thereby preventing discordance between the performance data of the network device and performance data of the network managing apparatus. A network managing apparatus for collecting performance data of a network comprises the followings: a performance data collector(200) which collects performance data of a corresponding network device from at least one network device; and a reattempting unit(210) which determines reattempt execution conditions for the collection of relevant performance data by using the lapse period of reattempt and attempt frequency for the collection of the performance data, and then demands the reattempt for the collection of the performance data satisfying the reattempt execution conditions to the performance data collector.

Abstract translation: 提供一种用于收集网络的性能数据的网络管理装置和方法，用于当从网络设备收集性能数据失败时重新尝试收集相应网络设备的性能数据，从而防止网络性能数据之间的不一致 网络管理装置的设备和性能数据。 一种用于收集网络性能数据的网络管理装置，包括：从至少一个网络设备收集相应网络设备的性能数据的性能数据收集器（200）; 以及重新尝试单元（210），其通过使用用于收集演奏数据的再次尝试和尝试频率的经过时间段来确定用于收集相关演奏数据的再次执行条件，然后要求重新尝试收集满足的演奏数据 对性能数据收集器重新执行执行条件。

公开(公告)号：KR100718156B1

公开(公告)日：2007-05-14

申请号：KR1020060018886

申请日：2006-02-27

Applicant: 삼성전자주식회사

Inventor： 노진서 ,  김기준

IPC: H01L27/115 ,  H01L21/8247

公开(公告)号：KR100305922B1

公开(公告)日：2001-12-17

申请号：KR1019970072550

申请日：1997-12-23

Applicant: 삼성전자주식회사

Inventor： 김성봉 ,  김기준 ,  윤종밀

IPC: H01L27/11

Abstract: PURPOSE: A CMOS SRAM(Static Random Access Memory) device is provided to reduce an aspect ratio of a CMOS SRAM cell by improving a structure of the CMOS SRAM device. CONSTITUTION: A plurality of the first bridge regions(104) are formed on a semiconductor substrate. A plurality of cell regions(10a,10b) are contacted with each intersecting point between a plurality of the first row lines(100a) and a plurality of the first column lines(102a,102c). A couple of the first active regions(12) are extended to a row direction on both sides of the first row lines(100a). A couple of the second active regions(14) are extended to the row direction on both sides of the second row lines(100b). The second bridge region is formed on an intersecting point between the second row line(100b) and the second column line(102b). The second active regions(14) are connected to each other by the second bridge region. The first bridge region(104) and the second bridge region cross each other.

公开(公告)号：KR100307631B1

公开(公告)日：2001-09-29

申请号：KR1019990019985

申请日：1999-06-01

Applicant: 삼성전자주식회사

Inventor： 김기준

IPC: H01L21/027

CPC classification number: H01L21/31144 ,  G03F1/70

Abstract: 본발명은반도체소자의미세패턴형성방법에관한것으로, 하나의물질막을적어도 2개의부포토마스크를사용하여패터닝하는방법을개시한다. 이방법은반도체기판상에하나의물질막을형성하고, 하나의물질막을각 부포토마스크를사용하여적어도 2회패터닝한다. 하나의부포토마스크에그려진패턴들은다른하나의부포토마스크에그려진패턴들과서로다른형태나크기를갖는다. 또한, 하나의부포토마스크에그려진패턴들의일부는다른하나의부포토마스크에그려진패턴들과중복될수도있다. 이에따라, 하나의물질막에형성되는모든패턴들의프로파일을최적화시킬수 있다.

公开(公告)号：KR100231103B1

公开(公告)日：1999-11-15

申请号：KR1019970018083

申请日：1997-05-10

Applicant: 삼성전자주식회사

Inventor： 김기준 ,  이용수 ,  이희옥

IPC: H01L21/28

Abstract: 셀프-얼라인 콘택과 버팅 콘택이 혼재하는 반도체 장치의 콘택 형성 방법이 개시되어 있다. 트랜지스터의 활성 영역 및 게이트용 도전층이 형성되어 있는 반도체 기판의 상부에 제1 절연막 및 식각 저지층을 순차적으로 형성한다. 사진식각 공정으로 버팅 콘택이 형성될 부위의 상기 식각 저지층 및 제1 절연막을 순차적으로 식각한다. 상기 결과물의 상부에 제2 절연막을 형성한 후, 사진식각 공정으로 버팅 콘택이 형성될 부위의 상기 제2 절연막을 식각한다. 상기 결과물의 상부에 제1 전도체를 증착하고 이를 패터닝하여 상기 게이트용 도전층과 활성 영역을 연결시키는 버팅 콘택을 형성한다. 상기 결과물의 상부에 제3 절연막을 형성한 후 사진식각 공정으로 셀프-얼라인 콘택이 형성될 부위의 상기 제3 절연막, 제2 절연막, 식각 저지층 및 제1 절연막을 순차적으로 식각한다. 상기 결과물의 상부에 제2 전도체를 증착하고 이를 패터닝하여 상기 활성 영역에 대한 셀프-얼라인 콘택을 형성한다. 트랜지스터의 특성을 열화시키지 않으면서 버팅 콘택을 형성할 수 있다.

公开(公告)号：KR1019990057708A

公开(公告)日：1999-07-15

申请号：KR1019970077779

申请日：1997-12-30

Applicant: 삼성전자주식회사

Inventor： 김기준 ,  박문한

IPC: H01L21/76

Abstract: 본 발명은 식각저지 라이너를 사용하는 트렌치 소자분리 방법에 관하여 개시한다. 본 발명은 트렌치 영역의 측벽 및 바닥에 산화막 라이너를 형성하고 산화막 라이너 표면에 질소를 함유하는 가스 분위기에서 플라즈마 처리를 실시함으로써, 산화막 라이너 표면에 산화막 식각용액에 대하여 높은 식각 선택비를 보이는 식각저지 라이너를 선택적으로 형성하는 것을 특징으로 한다. 이에 따라, 트렌치 영역들 사이의 활성영역을 노출시키기 위하여 활성영역 상에 형성된 패드산화막 패턴 및 패드질화막 패턴을 과도식각공정으로 제거할지라도 트렌치 영역의 측벽이 노출되는 것을 방지할 수 있다.