-
公开(公告)号：KR102225782B1
公开(公告)日：2021-03-10
申请号：KR1020140095716A
申请日：2014-07-28
Applicant: 삼성전자주식회사
IPC: H01L43/08 , H01L27/115
CPC classification number: H01L27/2463 , H01L27/2409 , H01L27/2481 , H01L45/06 , H01L45/08 , H01L45/1233 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/1675
Abstract: 가변 저항 메모리 장치는 제1 방향으로 각각 연장되는 복수 개의 제1 도전 구조물들, 제1 도전 구조물들 상부에 배치되며 제1 방향과 교차하는 제2 방향으로 각각 연장되는 복수 개의 제2 도전 구조물들, 및 각각이 제1 도전 구조물들과 제2 도전 구조물들의 교차부들에 배치되어 순차적으로 적층된 선택 소자 및 가변 저항 소자를 포함하는 복수 개의 메모리 셀들을 포함하며, 각 제1 도전 구조물의 상면은 이에 접촉하는 각 선택 소자의 저면보다 상기 제2 방향으로 작은 폭을 갖는다.
-
公开(公告)号：KR102061694B1
公开(公告)日：2020-01-02
申请号：KR1020130122189
申请日：2013-10-14
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
-
公开(公告)号：KR1020160076078A
公开(公告)日：2016-06-30
申请号：KR1020140185781
申请日：2014-12-22
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L45/147 , H01L27/2409 , H01L27/2481 , H01L45/06 , H01L45/08 , H01L45/1233 , H01L45/1266 , H01L45/141 , H01L45/145 , H01L45/146 , H01L45/16 , H01L27/11507
Abstract: 가변저항메모리소자는, 기판의절연막상에제1 방향으로연장되는복수의제1 도전라인들과, 상기제1 방향과교차하는제2 방향으로각각연장되는복수의제2 도전라인들과, 상기제1 도전라인들및 상기제2 도전라인들의교차부들에각각배치되고, 제1 방향을따라순차적으로배치되는제1 가변저항패턴, 제1 희생막패턴및 제2 가변저항패턴을포함하는제1 가변저항구조물을포함하는제1 메모리셀들과, 상기제1 방향으로연장되는복수의제3 도전라인들및 상기제2 도전라인들및 상기제3 도전라인들의교차부들에각각배치되고, 상기제1 방향을따라순차적으로배치되는제3 가변저항패턴, 제2 희생막패턴및 제4 가변저항패턴을포함하는제2 가변저항구조물을포함하는제2 메모리셀들을포함한다. 상기가변저항메모리소자는높은신뢰성을가질수 있다.
Abstract translation: 本发明的一个目的是提供一种可变电阻存储器件，其中设置在上层和下层中的存储单元具有均匀的特性。 本发明的另一个目的是提供一种用于制造可变电阻存储器件的方法，其中设置在上层和下层中的存储单元具有均匀的特性。 根据本发明的可变电阻存储装置包括：在基板的绝缘膜上沿第一方向延伸的多个第一导线; 多个第二导线，其每一个在与第一方向交叉的第二方向上延伸; 分别设置在第一导电线和第二导线的相交部分上的第一存储单元，其包括第一可变电阻结构，第一可变电阻结构包括依次布置的第一可变电阻图案，第一牺牲膜图案和第二可变电阻图案 沿着第一个方向; 以及第二存储单元，其分别设置在第二导线和第三导线的交叉部分上，并且包括第二可变电阻结构，该第二可变电阻结构包括第三可变电阻图案，第二牺牲膜图案和第四可变电阻图案， 沿着第一方向设置。 可变电阻存储器件能够获得高可靠性。
-
4.发明授权저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법 失效使用用于低温沉积的Ge前体形成相变层的方法及使用其制造相变存储器件的方法
公开(公告)号：KR101275799B1
公开(公告)日：2013-06-18
申请号：KR1020060115419
申请日：2006-11-21
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C11/5678 , C23C16/305 , C23C16/45531 , C23C16/45553 , G11C13/0004 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/1616 , H01L45/1683 , Y10T428/31678
Abstract: 저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층 형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조 방법에 관해 개시되어 있다. 여기서 본 발명은 상변화층이 형성될 하부막 상으로 제1 전구체를 공급하는 단계를 포함하되, 상기 제1 전구체는 게르마늄(Ge)을 포함하고 고리를 갖는 2가의 전구체인 것을 특징으로 하는 상변화층 형성방법과 이 방법을 이용한 메모리 소자의 제조 방법을 제공한다. 상기 제1 전구체는 고리형 저미렌스(cyclic germylenes) 계열 및 거대 고리형 저미렌스(macrocyclic germylenes) 계열 중 어느 하나의 Ge 화합물 또는 Ge-N결합을 포함하는, 고리형 저미렌 계열 및 거대 고리형 저미렌 계열 중 어느 하나의 Ge 화합물일 수 있다. 상기 상변화층은 MOCVD, 싸이클릭-CVD 및 ALD 중 어느 한 방식으로 형성할 수 있다. 이때 상기 상변화층의 조성은 압력, 증착 온도 또는 반응가스 공급량으로 조절할 수 있고, 압력 범위는 0.001torr-10torr, 증착 온도의 범위는 150℃-350℃, 반응가스의 공급량은 0-1slm일 수 있다.
-
公开(公告)号：KR1020090084561A
公开(公告)日：2009-08-05
申请号：KR1020080010817
申请日：2008-02-01
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L45/06 , H01L27/2409 , H01L27/2436 , H01L45/1233 , H01L45/148 , H01L45/1625 , H01L45/141
Abstract: A phase change material, a phase change memory device including the same, and a fabrication and operation method are provided to improve the retention characteristic. Alloy comprises silicon(Si) and antimony(Sb). The alloy is the Si-O-Sb alloy including the oxygen. The other element is more included in the Si-O-Sb alloy besides Si, O, and Sb. The phase change memory device comprises a switching element(42) and a storage node(40). The storage node is formed with the alloy including the silicon(Si) and antimony(Sb). A lower film is formed to be connected to the switching element. A phase change material layer(36) is formed on the lower film. The upper film is formed on the phase change material layer.
Abstract translation: 提供相变材料，包括该相变材料的相变存储器件以及制造和操作方法来改善保持特性。 合金包括硅（Si）和锑（Sb）。 该合金是包含氧的Si-O-Sb合金。 除了Si，O和Sb之外，Si-O-Sb合金中还含有另一种元素。 相变存储器件包括开关元件（42）和存储节点（40）。 存储节点由包含硅（Si）和锑（Sb）的合金形成。 形成下部膜以与开关元件连接。 在下膜上形成相变材料层（36）。 上层膜形成在相变材料层上。
-
Patent Agency Ranking6.发明公开저온 증착이 가능한 게르마늄 전구체를 이용한 상변화층형성방법 및 이 방법을 이용한 상변화 메모리 소자의 제조방법 失效使用通用前置器进行低温沉积形成相变层的方法和使用该方法制造相变存储器件的方法
公开(公告)号：KR1020080046014A
公开(公告)日：2008-05-26
申请号：KR1020060115419
申请日：2006-11-21
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: G11C11/5678 , C23C16/305 , C23C16/45531 , C23C16/45553 , G11C13/0004 , H01L27/2436 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/1616 , H01L45/1683 , Y10T428/31678
Abstract: A method of forming a phase change layer using a Ge precursor for low temperature deposition and a method of manufacturing a phase change memory device using the same are provided to decrease reset current by forming the phase change memory device filled with GST into a via hole. A lower electrode layer(54) shielding the exposed upper surface of a conductive plug(52) is formed on a first interlayer dielectric(48). A lower electrode contact layer(60) is formed on the lower electrode layer. A second interlayer dielectric(56) shielding the lower electrode layer and the lower electrode contact layer is formed on the first interlayer dielectric. A via-hole(58) is formed on the second interlayer dielectric. Thus, a phase change layer is filled into the via-hole. A source material gas including a precursor of a divalent(61) is supplied into the second interlayer dielectric.
Abstract translation: 提供了使用用于低温沉积的Ge前体形成相变层的方法以及使用其制造相变存储器件的方法，以通过将填充有GST的相变存储器件形成通孔来降低复位电流。 在第一层间电介质（48）上形成屏蔽导电插塞（52）的暴露的上表面的下电极层（54）。 下电极接触层（60）形成在下电极层上。 在第一层间电介质上形成屏蔽下电极层和下电极接触层的第二层间电介质（56）。 在第二层间电介质上形成通孔（58）。 因此，相变层被填充到通孔中。 包含二价（61）的前体的源材料气体被供应到第二层间电介质中。
-
-
公开(公告)号：KR1020160084095A
公开(公告)日：2016-07-13
申请号：KR1020150000571
申请日：2015-01-05
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L27/2463 , H01L27/224 , H01L27/2409 , H01L43/12 , H01L45/1675 , H01L27/11507
Abstract: 가변저항메모리소자는, 제1 방향으로각각연장되는복수개의제1 도전패턴들과, 상기제1 도전패턴들상부에배치되며, 상기제1 방향과수직하는제2 방향으로각각연장되는복수개의제2 도전패턴들과, 상기제1 도전패턴들과상기제2 도전패턴들이교차하는부위에각각배치되고, 선택소자및 가변저항소자를포함하는하부셀 구조물을포함하는패턴구조물을포함한다. 상기패턴구조물에서, 상기제1 방향으로가장자리에배치되는제1 더미패턴구조물의제2 도전패턴은이와접촉하는상기하부셀 구조물보다상기제1 방향으로더 길게돌출된다. 상기제2 방향으로가장자리에배치되는제2 더미패턴구조물의제1 도전패턴은이와접촉하는상기하부셀 구조물보다상기제2 방향으로더 길게돌출된다. 상기가변저항메모리소자는식각레지듀에의한불량이감소될수 있다.
Abstract translation: 本发明的目的是提供一种具有优异特性的可变电阻存储器件。 可变电阻存储器件包括：多个第一导电图案，其分别沿第一方向延伸; 多个第二导电图案，布置在第一导电图案的上部，并且在垂直于第一方向的第二方向上分别延伸; 以及布置在第一导电图案与第二导电图案相交的各个位置上的图案结构，并且包括包括选择装置和可变电阻装置的下单元结构。 布置在图案结构的第一方向的边界上的第一虚设图案结构的第二导电图案比连接到第一虚设图案结构的下单元结构在第一方向上更多地突出。 布置在图案结构的第二方向的边界上的第二虚设图案结构的第一导电图案比连接到第二虚设图案结构的下单元结构在第二方向上更突出。 可以减少在可变电阻存储器件中蚀刻残留物产生的错误。
-
公开(公告)号：KR1020160006028A
公开(公告)日：2016-01-18
申请号：KR1020140085354
申请日：2014-07-08
Applicant: 삼성전자주식회사
IPC: H01L27/115
CPC classification number: H01L45/146 , H01L27/2409 , H01L27/2427 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/06 , H01L45/085 , H01L45/12 , H01L45/1233 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/147 , H01L45/1675 , H01L27/11507
Abstract: 저항변화메모리장치는제1 전극층과, 상기제1 전극층상부에위치하는저항변화층; 상기저항변화층상부에위치하는제2 전극층과, 상기제1 전극층과제2 전극층중의적어도어느하나와상기저항변화층사이에위치하는배리어층과, 상기배리어층과. 상기제1 전극층과제2 전극층중의적어도어느하나와의사이에위치하는버퍼층을포함한다.
Abstract translation: 电阻式开关存储器件包括：第一电极层; 位于所述第一电极层的上部的电阻性开关层; 位于所述电阻式开关层的上部的第二电极层; 阻挡层，其位于电阻开关层与来自第一电极层和第二电极层的至少一个之间; 以及缓冲层，位于阻挡层与来自第一电极层和第二电极的至少一个之间。
-
公开(公告)号：KR1020150135804A
公开(公告)日：2015-12-04
申请号：KR1020140062767
申请日：2014-05-26
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247 , H01L21/768 , H01L21/31
CPC classification number: H01L45/1293 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/141 , H01L45/1675 , H01L27/11507 , H01L27/11512
Abstract: 가변저항메모리장치는제1 방향으로연장하는제1 도전라인들및 제2 방향으로연장하는제2 도전라인들의교차부들에각각배치되며가변저항소자를포함하는복수개의메모리셀들, 메모리셀들사이에서제1 방향으로연장되는복수개의제1 절연막패턴들, 메모리셀들사이에서제2 방향으로연장되는복수개의제2 절연막패턴들, 제1 절연막패턴들사이에서제2 방향으로메모리셀들과이격되고제1 방향으로연장되는복수개의제1 열장벽막패턴들및 제 2 절연막패턴들사이에서제1 방향으로메모리셀들과이격되고제2 방향으로연장되는복수개의제2 열장벽막패턴들을포함한다.
Abstract translation: 可变电阻存储器件包括：多个存储单元，其分别布置在第一方向上延伸的第一导线的相交部分和沿第二方向延伸的第二导线，并且包括可变电阻器件; 多个第一绝缘图案，其在所述存储单元之间沿所述第一方向延伸; 多个第二绝缘图案，其在所述存储单元之间沿所述第二方向延伸; 多个第一列阻挡层图案，其在所述绝缘层图案之间沿所述第二方向与所述存储单元分离，并且沿所述第一方向延伸; 以及多个第二列势垒层图案，其在绝缘层图案之间沿第二方向与存储单元分离，并且沿第二方向延伸。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.023 seconds)
