-
公开(公告)号：KR101456207B1
公开(公告)日：2014-11-03
申请号：KR1020130092749
申请日：2013-08-05
Applicant: 숭실대학교산학협력단
IPC: H03B5/12
CPC classification number: H03K5/04
Abstract: 본 발명은 스위칭 커패시터를 이용한 슬루 레이트 조절 장치에 관한 것이다. 본 발명에 따르면, 클럭 신호에 대응하여 동작하는 대상 회로에 연결되고, 상기 클럭 신호가 하이 상태일 때 상기 대상 회로에서 출력되는 신호의 상승 에지 기울기를 제어하는 제1 커패시터와, 상기 제1 커패시터와 병렬 연결되고 상기 클럭 신호의 반전 신호를 제어 신호로 입력받으며, 상기 클럭 신호가 로우 상태일 때 온 구동되는 스위치, 및 상기 스위치에 직렬 연결되고, 상기 클럭 신호가 로우 상태일 때 상기 대상 회로에서 출력되는 신호의 하강 에지 기울기를 제어하는 제2 커패시터를 포함하는 스위칭 커패시터를 이용한 슬루 레이트 조절 장치를 제공한다.
상기 스위칭 커패시터를 이용한 슬루 레이트 조절 장치에 따르면, 대상 회로의 전원 또는 접지 노드에 간단히 스위칭 커패시터를 부가하여 슬루 레이트를 조절함에 따라 복잡한 컨트롤 회로를 필요로 하지 않으며 설계가 용이한 이점이 있다.Abstract translation: 本发明涉及使用开关电容器的转换速率控制器。 使用根据本发明的开关电容器的提供的转换速率控制器包括：第一电容器，其连接到目标电路，其根据时钟信号进行操作，并且控制从所述第一电容器输出的信号的上升沿斜率 时钟信号处于高电平状态时的目标电路; 与第一电容器并联连接的开关接收时钟信号的反相信号的输入作为控制信号，并且当时钟信号处于低电平状态时被驱动导通; 以及第二电容器，其与开关连接，并且当时钟信号处于低电平状态时，控制从目标电路输出的信号的下降沿斜率。 使用开关电容器的转换速率控制器不需要复杂的控制电路，并且通过简单地将开关电容器添加到接地节点或目标电路的电源来控制转换速率而易于设计。
-
公开(公告)号：KR101449690B1
公开(公告)日：2014-10-13
申请号：KR1020130014214
申请日：2013-02-08
Applicant: 숭실대학교산학협력단
Abstract: 본 발명은 피드백 신호를 이용한 차동 증폭기에 관한 것이다. 본 발명에 따른 피드백 신호를 이용한 차동 증폭기는, 게이트를 통하여 입력 신호가 인가되고, 제1단을 통해서 상기 입력 신호와 반대 위상의 증폭된 신호를 출력하며, 제2단이 각각 제1 전원에 연결되어 있는 제1 트랜지스터 및 제2 트랜지스터, 제1단이 상기 제1 트랜지스터의 바디에 연결되고 제2단이 상기 제2 트랜지스터의 제1단에 연결되는 제1 커패시터, 그리고 제1단이 상기 제2 트랜지스터의 바디에 연결되고 제2단이 상기 제1 트랜지스터의 제1단에 연결되는 제2 커패시터를 포함한다.
이와 같이 본 발명에 따르면 트랜지스터의 바디에 차동 증폭기의 출력 신호와 동일한 위상의 신호 및 직류 전압을 인가함으로써 문턱 전압을 조절할 수 있어, 종래 기술에 비하여 동일한 소모 전력 대비 상대적으로 높은 이득을 가질 수 있다. 또한 차동 증폭기의 출력단으로부터 출력 신호를 피드백하여 바디에 인가시킴으로써, 추가적인 소자의 연결을 줄일 수 있고 간단하게 회로를 구성할 수 있다.-
公开(公告)号：KR101363818B1
公开(公告)日：2014-02-18
申请号：KR1020120149670
申请日：2012-12-20
Applicant: 숭실대학교산학협력단
CPC classification number: H03F1/3205 , H03F1/223 , H03F1/34 , H03F3/245
Abstract: The present invention relates to a power amplifier for attenuating a harmonic. The power amplifier for attenuating a harmonic comprises: a first transistor with a gate through which an input signal is applied, and with a first end through which an amplified signal of the input signal is outputted; a harmonic feedback unit with a first end connected to the first end of the first transistor, and with a second end connected to a bulk of the first transistor; and a resistance with a first end connected to the bulk, and with a second end connected to a DC power source. The power amplifier for attenuating a harmonic according to the present invention may improve linearity of an output power by feeding back, to the bulk, a harmonic of which the phase is the reverse of that of the input signal of the gate to suppress the harmonics generated due to the amplification of signals inputted in the gate. [Reference numerals] (310) Harmonics feedback unit; (320) DC power
Abstract translation: 本发明涉及一种用于衰减谐波的功率放大器。 用于衰减谐波的功率放大器包括：具有施加输入信号的栅极的第一晶体管，以及输出信号的放大信号的第一端; 谐波反馈单元，其第一端连接到第一晶体管的第一端，并且第二端连接到第一晶体管的主体; 以及电阻，其第一端连接到本体，并且第二端连接到直流电源。 根据本发明的用于衰减谐波的功率放大器可以通过向主体反馈与门的输入信号的相位相反的相位的谐波来抑制所产生的谐波来提高输出功率的线性度 由于在门中输入的信号的放大。 （附图标记）（310）谐波反馈单元; （320）直流电源
-
公开(公告)号：KR101264632B1
公开(公告)日：2013-05-24
申请号：KR1020110099614
申请日：2011-09-30
Applicant: 숭실대학교산학협력단
CPC classification number: H03G3/00 , H03F1/0266 , H03F1/223 , H03F1/3205 , H03F3/193 , H03F3/195 , H03F3/211 , H03F2200/18 , H03F2200/451 , H03F2203/21106 , H03F2203/21112 , H03F2203/21142
Abstract: 본발명은선형증폭기및 다단선형증폭기에관한것으로, 본발명의일 실시예에따른선형증폭기는게이트가입력노드와연결되는공통소스트랜지스터와, 상기공통소스트랜지스터와캐스코드형태로연결되고, 드레인이출력노드와연결되는제1 공통게이트트랜지스터와, 상기제1 공통게이트트랜지스터와병렬로연결되되, 게이트가상기입력노드와연결되고, 드레인이상기출력노드와연결되는제2 공통게이트트랜지스터를포함함으로써, 선형증폭기의전체적인선형성을향상시킬수 있다.
-
公开(公告)号：KR1020130035372A
公开(公告)日：2013-04-09
申请号：KR1020110099614
申请日：2011-09-30
Applicant: 숭실대학교산학협력단
CPC classification number: H03G3/00 , H03F1/0266 , H03F1/223 , H03F1/3205 , H03F3/193 , H03F3/195 , H03F3/211 , H03F2200/18 , H03F2200/451 , H03F2203/21106 , H03F2203/21112 , H03F2203/21142
Abstract: PURPOSE: A linear amplifier and a multistage linear amplifier are provided to improve the linearity by improving the gain without increasing the size of a transistor and preventing the increase of the gain even in a low input power. CONSTITUTION: A linear amplifier(300) comprises a common source transistor(310), a first common gate transistor(320), and a second common gate transistor(330). The common source transistor connects a gate to an input node(305). The first common gate transistor is connected in a form of the common source transistor and connects a drain to an output node. The second common gate transistor is connected in parallel with the first common gate transistor, connects the gate to the node, and connects the drain to the output node. A capacitor(355) is connected between the gate of the input node and the second common gate transistor. A DC(Direct Current) bias part(375) is connected between the gate and the capacitor of the second common gate transistor. [Reference numerals] (375) DC bias part;
Abstract translation: 目的：提供线性放大器和多级线性放大器，以通过改善增益而不增加晶体管的尺寸并防止增益即使在低输入功率下也能增加线性度。 构成：线性放大器（300）包括公共源极晶体管（310），第一公共栅极晶体管（320）和第二公共栅极晶体管（330）。 公共源极晶体管将栅极连接到输入节点（305）。 第一公共栅极晶体管以公共源晶体管的形式连接，并将漏极连接到输出节点。 第二公共栅极晶体管与第一公共栅极晶体管并联连接，将栅极连接到节点，并将漏极连接到输出节点。 电容器（355）连接在输入节点的栅极和第二公共栅极晶体管之间。 DC（直流）偏置部分（375）连接在第二公共栅极晶体管的栅极和电容器之间。 （参考号）（375）直流偏置部;
-
Patent Agency Ranking
公开(公告)号：KR101207919B1
公开(公告)日：2012-12-04
申请号：KR1020110126571
申请日：2011-11-30
Applicant: 숭실대학교산학협력단
CPC classification number: H01L21/8238 , H01L21/8228 , H01L27/0623 , H01L27/0705 , H01L29/66045 , H01L29/772
Abstract: PURPOSE: A coupled type transistor and a manufacturing method thereof are provided to take advantages of two transistors by combining an MOSFET(Metal Oxide Semiconductor Field Effect Transistor) with a BJT(Bipolar Junction Transistor) and using the MOSFET and the BJT together. CONSTITUTION: A first BJT(350) uses a first source of a first MOSFET as an emitter. The first BJT uses a second drain of a second MOSFET as a collector. The first BJT uses a substrate as a base. A second BJT(360) uses a second source of the second MOSFET as the emitter. The second BJT uses a first drain of the first MOSFET as the collector. The second BJT uses the substrate as the base.
Abstract translation: 目的：提供耦合型晶体管及其制造方法，通过将MOSFET（金属氧化物半导体场效应晶体管）与BJT（双极结晶体管）组合并且将MOSFET和BJT组合在一起来利用两个晶体管。 构成：第一个BJT（350）使用第一个MOSFET的第一个源作为发射极。 第一个BJT使用第二个MOSFET的第二个漏极作为集电极。 第一个BJT使用底物作为基底。 第二个BJT（360）使用第二个MOSFET的第二个源作为发射极。 第二个BJT使用第一个MOSFET的第一个漏极作为集电极。 第二台BJT以底材为基料。
-
公开(公告)号：KR101189833B1
公开(公告)日：2012-10-10
申请号：KR1020110020984
申请日：2011-03-09
Applicant: 숭실대학교산학협력단
IPC: G02F1/1333 , G02F1/1345 , G06F1/16 , H04B1/38
Abstract: 본 발명은 RF 회로를 포함하는 디스플레이용 단말 장치에 관한 것이다. 본 발명에 따른 RF 회로를 포함하는 디스플레이용 단말 장치는 반도체 제조 공정을 통해 형성된 디스플레이용 기판과, 상기 디스플레이용 기판 상에 형성된 수동소자, 및 상기 디스플레이용 기판의 외부에 배치되어 상기 수동소자와 연결되는 고주파 집적 회로를 포함한다.
상기 RF 회로를 포함하는 디스플레이용 단말 장치에 따르면, 반도체 제조 공정을 통해 형성되는 단말기용 디스플레이 화면의 일부분 상에 수동소자를 직접 형성하고 이를 디스플레이 화면 외부에 형성된 고주파 회로 부분과 연결하는 방식을 사용하여 생산 단가를 줄임과 동시에 수동소자의 Quality-fatcor 및 고주파 집적 회로의 특성을 향상시킬 수 있는 이점이 있다. 즉, 큰 면적을 차지하는 인덕터는 값싼 박막 제조 공정을 사용하여 구현하고, 그 이외의 능동 소자는 디스플레이 화면의 외측에서 일반적인 고주파 회로용 공정을 이용하여 구현한 다음 이들을 서로 연결함으로써, 생산 단가를 낮출 수 있다. 또한, 박막 제조 공정의 경우 두꺼운 금속선의 공정이 가능하므로 인덕터의 Quality-factor가 향상 되어 집적 회로의 특성을 향상 시킬 수 있다.-
公开(公告)号：KR1020120028573A
公开(公告)日：2012-03-23
申请号：KR1020100090506
申请日：2010-09-15
Applicant: 숭실대학교산학협력단
CPC classification number: H01P5/12 , H01F17/0006 , H01F19/00 , H01P5/04 , H01P5/10
Abstract: PURPOSE: A transmission line transformer with maximized signal efficiency is provided to minimize a parasitic capacitance element by using a second transmission line and a third transmission line which are narrower than the first transmission line. CONSTITUTION: A first transmission line(410) is formed in one direction. A second transmission line(422) and a third transmission line(424) are separated from the first transmission line in an axial direction. The second transmission line and the third transmission line are narrower than the first transmission line.
Abstract translation: 目的：提供一种具有最大信号效率的传输线变压器，通过使用比第一传输线窄的第二传输线和第三传输线来最小化寄生电容元件。 构成：在一个方向上形成第一传输线（410）。 第二传输线（422）和第三传输线（424）沿轴向与第一传输线分离。 第二传输线和第三传输线比第一传输线窄。
-
公开(公告)号：KR1020110103814A
公开(公告)日：2011-09-21
申请号：KR1020100023060
申请日：2010-03-15
Applicant: 숭실대학교산학협력단
IPC: H01L21/335
Abstract: 본 발명은 집적 회로 상의 정전기 방지 소자에 관한 것으로서, 보다 상세하게는 집적 회로 상의 본딩 패드용 정전기 방지 소자를 구성하고 있는 MOSFET의 finger와 finger 사이에 Body-bias를 인가 할 수 있는 P+층 혹은 N+층 형성하여, 정전기 발생시 MOSFET을 구성하는 모든 finger가 동시에 turn-on 되도록 하여 MOSFET의 면적을 증가 시키지 않고도 보다 높은 정전기 내성을 가지는 이점이 있다. 본 발명에 의한 정전기 방지 소자를 구성하고 있는 모든 핑거의 소스에 바디 컨택을 위한 P+ 영역이 삽입 되어있다.
본 발명에 따라서 ggNMOS의 경우 모든 핑거가 바디-컨택 영역까지의 거리가 동일하게 형성 된다. 이에 정전기 발생시 각 핑거의 Body bias는 모두 동일하게 형성되며, 결과적으로 각 핑거에 해당하는 기생 BJT의 턴-온 시점이 동일하게 형성된다. 따라서 본 발명에 의한 ggNMOS는 정전기 발생 시 모든 핑거가 턴-온 되어 종래 기술에 의한 ggNMOS에 비하여 높은 정전기 내성을 가진다.Abstract translation: 另外，本发明的集成电路涉及抗静电装置上，更具体地说，涉及在接合垫在手指和构成装置的MOSFET的手指之间的体偏置抗静电集成电路可以应用到P +层或为N +层 因此，在产生静电的同时，构成MOSFET的所有指状物都被导通，因此具有在不增加MOSFET的面积的情况下耐静电性高的优点。 根据本发明，在构成防静电元件的所有手指的源中插入用于身体接触的P +区域。
-
公开(公告)号：KR1020110064235A
公开(公告)日：2011-06-15
申请号：KR1020090120738
申请日：2009-12-07
Applicant: 숭실대학교산학협력단
Inventor： 박창근
CPC classification number: H03F1/0261 , H03F3/193 , H03F3/45179 , H03F2200/186
Abstract: PURPOSE: An amplifying apparatus using a virtual ground node is provided to simplify a structure of a circuit by skipping an additional coupler for detecting power. CONSTITUTION: An output power of an amplifier is estimated by using power of a secondary harmonic signal occurring at a node(202). The size of the power of the secondary harmonic signal is increased according as a size of a final output signal is increased. An inductor is added between a ground and a virtual ground node. The inductor is used in order to increase the power of the secondary harmonic component at the node.
Abstract translation: 目的：提供使用虚拟接地节点的放大装置，通过跳过用于检测功率的附加耦合器来简化电路的结构。 构成：通过使用在节点（202）处发生的二次谐波信号的功率来估计放大器的输出功率。 随着最终输出信号的大小的增加，二次谐波信号的功率的大小增加。 在地面和虚拟接地节点之间增加一个电感。 使用电感器来增加节点处的二次谐波分量的功率。
-
-
-
-
-
-
-
-
-
Search Results
112
records
(took 0.027 seconds)
