公开(公告)号：KR100268646B1

公开(公告)日：2000-10-16

申请号：KR1019970069575

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 송규상 ,  박문양 ,  송원철 ,  김경수

IPC: G09G3/296

Abstract: PURPOSE: A high voltage driving circuit is provided to be capable of removing the degradation of operation speed or unnecessary current consumption due to delay feature of a clamping circuit while maintaining an advantage operating high level and low level output voltages within a required range without full swing from a VDD to a ground. CONSTITUTION: A level converting part(200b) receives signals of logic level to convert the level to be suitable to an input of a driving part(300b), and consists an input(170b), a low level output(180b), a clamping(50b) and a high level output(30b). The driving part(300b) drives a load, and consists the complementary structure of a PMOS(301b) and an NMOS(302b). The input(170b) of the level converting part(200b) consists of two NMOS transistors(171b,172b), which gates are input terminals(105b,106b) receiving inversed signals and which drains are connected to internal terminals(109b,110b) of the clamping(50b).

Abstract translation: 目的：提供高压驱动电路，以便能够消除由于钳位电路的延迟特性而导致的运行速度的劣化或不必要的电流消耗，同时保持在所需范围内运行高电平和低电平输出电压的优点，而不会全速摆动 从VDD到地。 构成：电平转换部分（200b）接收逻辑电平信号以将电平转换为适合于驱动部分（300b）的输入，并且包括输入（170b），低电平输出（180b），钳位 （50b）和高电平输出（30b）。 驱动部分（300b）驱动负载，并且构成PMOS（301b）和NMOS（302b）的互补结构。 电平转换部分（200b）的输入端（170b）由两个NMOS晶体管（171b，172b）组成，这些栅极是接收反相信号的输入端（105b，106b），哪个漏极连接到内部端子（109b，110b） 的夹紧（50b）。

公开(公告)号：KR100249851B1

公开(公告)日：2000-03-15

申请号：KR1019970071656

申请日：1997-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박경룡 ,  연광일 ,  김경수

IPC: H04B17/00

Abstract: 본 발명의 목적은 복잡한 하드웨어와 많은 용량의 메모리를 사용하지 않고도 기저대역 신호 크기의 평균값과 표준편차를 높은 정확도로 얻을 수 있도록 하는 무선 이동통신 시스템에서의 수신신호 Eb/N0 측정장치를 제공함에 있다.
이와같은 본 발명의 목적을 달성하기 위한 수단은 입력신호를 필터링하여 평균값을 구하는 제1 필터부와, 상기 입력신호에서 상기 제1 필터부에서 구해진 평균값을 감산하는 감산기와, 상기 감산기에서 구해진 신호값을 제곱하는 연산부와, 상기 연산부에서 구해진 신호값을 필터링하여 편준편차을 구하는 제2 필터부를 포함하여 구성된다.

公开(公告)号：KR100249506B1

公开(公告)日：2000-03-15

申请号：KR1019970064103

申请日：1997-11-28

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이종렬 ,  김경수 ,  송원철

IPC: H03G5/00

Abstract: 본 발명은 길버트(Gilbert) 구조를 갖는 주파수 변환 회로를 구성함에 있어, 저전압에서 동작 가능토록 하고, 고속동작을 갖도록 하는 것으로써, 이를 위해 본 발명은 공급전압단에서 접지전압단까지의 전류패스 상에 적은 수의 트랜지스터를 형성하고자 전류미러를 사용하였으며, 또한 고주파 스위칭부에 바이어스를 별도로 구성하고 저주파 신호 처리부에서 처리된 저주파 전류 신호를 곧바로 고주파 스위칭부의 스위칭 트랜지스터에 공급하는 것을 그 특징으로 한다.

公开(公告)号：KR100248082B1

公开(公告)日：2000-03-15

申请号：KR1019970045656

申请日：1997-09-03

Applicant: 한국전자통신연구원

Inventor： 김익균 ,  차진종 ,  김경수

IPC: G06F19/00

Abstract: 이산여현변환(DCT:discrete cosine transform)은 영상신호를 공간영역의 정보에서 주파수 영역의 정보로 변환시키거나 반대로 주파수 영역의 정보를 공간영역의 정보로 변환시켜, 영상신호의 압축과 복원처리와 같은 응용분야에 많이 사용되는 기술이다. 이산여현변환(DCT)은 많은 계산량이 요구되기 때문에 고속으로 동작할 수 있어야 하고, 또한 휴대용 기기와 같은 분야에 사용하기 위해서는 전력소비가 적어야 하므로 반도체 칩으로 구현시 실리콘 면적의 절감을 기할 수 있는 구조를 필요로 한다. 따라서, 본 발명은 행렬치환용 전치메모리(transposition memory)와 하나의 일차원(1-dimensional) 이산여현변환 장치를 사용하여, 영상신호의 압축과 복원처리에 사용되는 이차원(2-dimensional) 이산여현변환기를 구현하는 방법에 관한 것이다.
본 발명에서 제안한 방법을 이용하면 반도체 회로 구현시 기존의 방법에 비해 회로 규모를 축소할 수 있기 때문에 실리콘 비용을 감소시키고, 구성 회로의 처리 지연시간을 줄임으로써 이차원 이산여현변환 장치의 성능을 향상시키는 효과를 얻을 수 있다.

公开(公告)号：KR100233856B1

公开(公告)日：1999-12-01

申请号：KR1019960063168

申请日：1996-12-09

Applicant: 한국전자통신연구원

Inventor： 김익균 ,  차진종 ,  김경수

IPC: G06F7/50

Abstract: 승산기는 컴퓨터를 비롯한 여러 가지 디지틀 시스템에 있어서의 기본 연산기이고, 종래로부터 고속화 저소비전력화의 연구가 행해져 오고 있다. 승산기는 크게 나누어 부분적(partial product)의 생성 부분, 부분적의 가산을 행하는 가산 트리(tree), 병렬 승산기의 3 부분으로 나눌 수 있다. 승산기의 고속화에 관한 열쇠는 부분적(partlal product) 가산과정의 고속화에 있다.
본 발명은 월리스-트리(Wallace-Tree)의 가산 트리에 쓰이는 단위 가산기인 4-2 가산기(compressor) 회로의 고속화 및 소형화에 관한 것이다.

公开(公告)号：KR1019990070041A

公开(公告)日：1999-09-06

申请号：KR1019980004651

申请日：1998-02-16

Applicant: 한국전자통신연구원

Inventor： 김경수

IPC: H04W8/06

Abstract: 본 발명은 셀룰러 이동통신 시스템에 관한 것으로서, 특히 페이징과 위치등록을 이용한 이동단말기의 위치관리를 간단하고 효율적으로 하기 위하여 이동단말기 내의 계수기와 방문셀의 식별자 저장장치를 이용한 이동통신 교환기(IMT-2000) 시스템의 위치등록 방법에 관한 것이다.
종래의 위치관리 방법은 이동시스템 전체의 영역을 여러 개의 위치영역으로 분할한 후 이동단말기가 인접 위치영역을 진입할 때 마다 움직일 때 마다 위치등록을 수행한 후, 해당 이동단말기로 착신호가 올 때 위치등록을 수행한 위치영역을 페이징하는 방법을 사용하고 있다. 그러나 이러한 종래의 위치관리 방법은 위치영역의 구성이 어려우며 트래픽의 양에 따라 유연하게 대처할 수 없을 뿐만 아니라 각 이동단말기의 특성이 반영되어 있지 않다.
따라서, 본 발명은 각 이동단말기별로 이동단말기의 이동성과 호 도착률에 의해 위치등록을 수행할 셀을 결정하므로서, 구현이 간단하고 이동시스템에 부과되는 위치관리에 필요한 트래픽부하를 적게할 수 있는 이동통신 교환기 시스템의 위치등록 방법을 제시하고자 한다.

公开(公告)号：KR100211024B1

公开(公告)日：1999-07-15

申请号：KR1019960047752

申请日：1996-10-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김경수 ,  김협종

IPC: H04L12/865 ,  H04L12/801 ,  H04L12/937 ,  H04L12/70

Abstract: [청구범위에 기재된 발명이 속한 기술분야]
비동기전달모드 스위치에서의 다중화 장치.
[발명이 해결하려고 하는 기술적 과제]
저장된 셀의 수 및 서비스 우선순위에 따라 다중화하고자 함.
[발명의 해결방법의 요지]
다수개의 입력포트로부터 입력되는 셀을 수신하여 비트 주소가 일치하면 수신된 셀을 저장하고, 저장된 셀 수를 계수하여 외부의 프로세스 제어를 받아 저장된 셀 수가 임의의 임계치 이상이면 저장된 셀 수를 출력하고, 저장된 셀 수가 임계치 이하이면 추출한 서비스 우선순위 정보를 출력하는 다수개의 입력셀 처리수단과 상기 다수개의 입력셀 처리수단으로부터 저장된 셀 수 정보 또는 서비스 우선순위 정보에 따라 입력포트 식별자를 출력하는 우선순위 정렬수단과 우선순위에 따라 상기 입력셀 처리수단에 저장된 셀을 읽어 다중화하는 수단을 구비함.
[발명의 중요한 용도]
ATM 단말기, 망종단장치등의 스위치에 이용됨.

公开(公告)号：KR1019990052189A

公开(公告)日：1999-07-05

申请号：KR1019970071638

申请日：1997-12-22

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김귀동 ,  송원철 ,  김경수

IPC: H04L7/033

Abstract: 본 발명은 디지털 데이터를 동기 전송하는 시스템의 수신 장치에서 수신된 데이터 신호와 국지 클럭간의 위상차를 검출하기 위한 위상 비교 검출기 및 검출방법에 관한 것으로서, 입력되는 데이터 신호의 천이를 검출하고 천이 신호를 출력하는 천이 검출부와, 리셋 신호의 신호 폭과 지연된 국지 클럭을 제공하는 제 2, 제 3 시간 지연장치와, 데이터 천이 신호와 지연된 국지 클럭 신호를 클럭으로 하고 논리값 "1"을 데이터로 하여 2개의 위상 정보 신호를 출력하는 위상 정보 검출부와, 상기 위상 정보 검출부로부터 출력되는 2개의 위상 정보 신호로부터 데이터 신호와 국지 클럭 신호간의 위상차를 나타내는 펌프업 신호와 기준 신호인 펌프다운 신호를 출력하는 결정부로 구성되어, 펌프업 신호와 펌프다운 신호를 출력하는 신호 천이 방식에 의한 위� � 비교 검출기 및 검출방법을 제공함으로써, 수신된 데이터 신호와 국지 클럭 신호의 위상을 D 플립플롭을 이용하여 간접적으로 위상 비교하여 소자 공정의 변화에 무감하게 신호들간의 위상차에 상응하는 위상 정보를 검출하므로서 위상 동기 에러를 최소화하고, 복구된 데이터 신호와 국지 클럭간의 타이밍 이득을 극대화할 수 있으며, 고속 디지털 데이터 전송 시스템에 있어서 데이터 신호를 효과적으로 처리할 수 있다.

公开(公告)号：KR1019990052165A

公开(公告)日：1999-07-05

申请号：KR1019970071614

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 김욱 ,  권종기 ,  이종렬 ,  오창준 ,  송원철 ,  김경수

IPC: H03L7/00

Abstract: 본 발명은 주파수 합성기의 저잡음 분주 장치에 관한 것으로서, 입력 클록 신호를 일정 시간동안 지연시키도록 하는 시간 지연 회로와, 상기 시간 지연 회로를 통해 시간 지연된 신호를 분주하는 분주기와, 상기 분주기의 출력측에 연결되고, 상기 시간 지연 회로로 입력되는 입력 클록 신호를 클록으로하여 분주기의 입력 신호에 따른 분주기의 지연시간을 제거하는 D-플립플롭을 포함하여 분주기의 전원단 전류성분이 거의 흐르지 않는 시점에서 래치 하게 되므로, 안정된 전원전압에 의하여 출력 지연시간도 안정된 값을 보이게 되며, 래치(latch)에 사용되는 전원전압을 별도의 깨끗한 전원선을 사용함에 의하여 더욱 안정된 동작을 실현할 수 있게 된다는 장점이 있다.

公开(公告)号：KR1019990050456A

公开(公告)日：1999-07-05

申请号：KR1019970069575

申请日：1997-12-17

Applicant: 한국전자통신연구원

Inventor： 송규상 ,  박문양 ,  송원철 ,  김경수

IPC: G09G3/296

Abstract: 본 발명은 박막형 측방향 이중확산 MOS(LDMOS) 소자를 사용하여 로직레벨의 신호를 수십 볼트 이상의 고전압으로 변환하여 출력하는 평판 디스플레이 패널 구동용 고전압 구동회로에 관한 것이다. 그 목적은 하이레벨 출력전압과 로우레벨 출력전압을 V
DD 에서 접지(GND)까지 풀스윙시키지 않고 필요한 범위만큼 동작시키는 장점을 유지시키면서 클램핑회로의 지연특성으로 인한 동작속도의 저하나 불필요한 전류소모를 제거한 고전압 구동회로를 제공하는 데에 있다. 그 특징은 평판 디스플레이 패널을 구동하는 고전압 구동회로에 있어서, 로직레벨 신호를 하이레벨과 로우레벨의 두 고전압으로 신호레벨로 변환시켜 주는 레벨 변환수단 및 그 레벨 변환수단의 하이레벨 및 로우레벨의 두 고전압 출력을 받아 부하를 구동하는 역할을 담당하는 고전압 구동수단으로 구성되어 있는 데에 있다. 그 효과는 스위칭 속도의 지연으로 발생되는 구동회로 동작속도의 저하나 불필요한 전류의 흐름을 개선하고, 종래회로의 박막형 LDMOS를 사용할 수 있는 장점을 보유하면서 스위칭시 하이상태나 로우상태로 천이되는 시간을 줄여 동작속도를 빠르게 하며, 스위칭 순간에 흐르는 누설전류의 흐름을 제거하여 불필요한 전력소모를 감소시키는 데에 있다.