公开(公告)号：KR100772500B1

公开(公告)日：2007-11-01

申请号：KR1020050047919

申请日：2005-06-03

Applicant: 한국전자통신연구원

Inventor： 김영우 ,  박경 ,  김성운 ,  김명준

IPC: G01S5/02 ,  G06K17/00

CPC classification number: G08B13/19697 ,  G08B13/19608 ,  G08B13/2402

Abstract: 본 발명은 전파식별 태그를 이용한 물체 위치 추적 장치 및 방법에 관한 것이다. 본 발명은 센서를 통해 물체의 정보 데이터를 판독하는 전파 식별 감지부를 하나 이상 포함하는 위치 인식부; 위치 인식부가 배치된 공간상의 상대적 위치에 따라 상기 각각의 전파 식별 감지부에 각각의 고유 좌표값을 할당하고 상기 고유 좌표값에 해당하는 전파 식별 감지부 내의 센서가 수신한 물체 정보 데이터 값을 기초로 물체의 위치 파악 및 경로를 분석하는 경로 분석 처리부;를 포함하여 전파식별 태그의 밀도를 최소화 하면서 물체의 이동 경로를 추적하는 장치 및 방법에 관한 것이다.
센서, RFID, 물체 위치 추적

公开(公告)号：KR100659229B1

公开(公告)日：2006-12-19

申请号：KR1020040105567

申请日：2004-12-14

Applicant: 한국전자통신연구원

Inventor： 박경 ,  방승찬 ,  김수범 ,  남상우

IPC: H04B1/7107 ,  H04J13/10

Abstract: 본 발명은 다중 반송파 직접 시퀀스 코드분할 통신 시스템에서 신호의 최대 전력 대 평균 전력 비 감소 방법 및 이를 이용한 송신 장치, 그리고 수신 장치에 관한 것이다.
본 발명에서는 다중반송파를 사용하는 직접 시퀀스 코드분할 다중접속 통신 시스템에서 최대전력 대 평균 전력비(PAPR:Peak to Average Power Ratio)를 최소화함으로써 전력 증폭기의 효율을 증가시킨다. 이를 위하여, OFDM(Orthogonal Frequency Division Multiplexing) 방식에서 PAPR 감소 방법으로 제안된 톤 예약 방식을 이용한다. 구체적으로, 송신 단에서 일정 톤 신호가 PAPR을 줄일 수 있도록 다중 반송파 신호에 삽입되어 전송되고, 수신 단에서는 이를 대역 제한 필터 또는 적응 협대역 간섭제거 필터를 사용하여 제거함으로써 수신 신호의 왜곡을 줄이면서 송신기의 전력효율을 높인다. 따라서 일반적인 OFDM에서 톤 예약 방식을 사용하는 방식과는 달리 전송속도의 저하 없이 PAPR를 감소시킬 수 있다.
PAPR, 다중반송파, 직접 시퀀스 코드분할통신, 톤 예약, 전력효율

公开(公告)号：KR100592904B1

公开(公告)日：2006-06-23

申请号：KR1020040031656

申请日：2004-05-06

Applicant: 한국전자통신연구원

Inventor： 방승찬 ,  박경 ,  남상우 ,  한기철

IPC: H04B7/26

Abstract: 본 발명은 인터넷 프로토콜 백본(backbone)을 구성하는 라우터에 기지국들이 연결되어 있는 경우, 단말기의 이동에 따라 동적 클러스터 기반의 핸드오버를 제공하는 이동통신 시스템, 및 그 방법에 관한 것이다. 본 발명에 따르면, 각 기지국은 총괄 기지국이 되어 핸드오버를 관장함에 따라서 중앙 시스템을 별도로 둘 필요가 없고, 각 기지국이 총괄 역할을 수행할 수 있으며, 총괄 기지국이 클러스터 내의 주변 기지국들을 관장하게 되므로 동적 총괄 기지국과 클러스터 개념으로 라우터를 넘어가는 핸드오버도 가능하며, 또한, 무선에서 빔 형성을 사용하여 핸드오버 시에 생길 수 있는 기지국간 간섭을 감소시킬 수 있다.
이동통신, 핸드오버, 동적 클러스터, 빔 형성기, 총괄 기지국, 단말기

公开(公告)号：KR1020060067306A

公开(公告)日：2006-06-20

申请号：KR1020040105567

申请日：2004-12-14

Applicant: 한국전자통신연구원

Inventor： 박경 ,  방승찬 ,  김수범 ,  남상우

IPC: H04B1/7107 ,  H04J13/10

Abstract: 본 발명은 다중 반송파 직접 시퀀스 코드분할 통신 시스템에서 신호의 최대 전력 대 평균 전력 비 감소 방법 및 이를 이용한 송신 장치, 그리고 수신 장치에 관한 것이다.
본 발명에서는 다중반송파를 사용하는 직접 시퀀스 코드분할 다중접속 통신 시스템에서 최대전력 대 평균 전력비(PAPR:Peak to Average Power Ratio)를 최소화함으로써 전력 증폭기의 효율을 증가시킨다. 이를 위하여, OFDM(Orthogonal Frequency Division Multiplexing) 방식에서 PAPR 감소 방법으로 제안된 톤 예약 방식을 이용한다. 구체적으로, 송신 단에서 일정 톤 신호가 PAPR을 줄일 수 있도록 다중 반송파 신호에 삽입되어 전송되고, 수신 단에서는 이를 대역 제한 필터 또는 적응 협대역 간섭제거 필터를 사용하여 제거함으로써 수신 신호의 왜곡을 줄이면서 송신기의 전력효율을 높인다. 따라서 일반적인 OFDM에서 톤 예약 방식을 사용하는 방식과는 달리 전송속도의 저하 없이 PAPR를 감소시킬 수 있다.
PAPR, 다중반송파, 직접 시퀀스 코드분할통신, 톤 예약, 전력효율

公开(公告)号：KR1020060064528A

公开(公告)日：2006-06-13

申请号：KR1020050116490

申请日：2005-12-01

Applicant: 한국전자통신연구원

Inventor： 박찬호 ,  박경 ,  김명준

IPC: H04L1/16 ,  H04L1/18

CPC classification number: H04L69/16 ,  H04L1/1854 ,  H04L1/188 ,  H04L47/10 ,  H04L47/193 ,  H04L47/323 ,  H04L69/12 ,  H04L69/161 ,  H04L69/163

Abstract: Provided is an apparatus for detection timeout of each channel, which is a socket connection, in a Transmission Control Protocol (TCP) Offload Engine (TOE) using TCP accelerating hardware, and a method thereof. The timer managing apparatus of the TOE using the TCP accelerating hardware, including: a command register for receiving a command for a retransmission timer or a delayed ACK timer from an embedded processor of the TOE; a finite state machine (FSM) for storing information of a timer in operation by analyzing the command for the retransmission timer or the delayed ACK timer stored in the command register and controlling an entire operation of the timer managing apparatus; and a timeout checker for checking timeout of a timer in operation by using the stored timer information and notifying the timeout to the FSM.

公开(公告)号：KR1020060059615A

公开(公告)日：2006-06-02

申请号：KR1020040098749

申请日：2004-11-29

Applicant: 한국전자통신연구원

Inventor： 권원옥 ,  권혁제 ,  박경

IPC: H04L29/06 ,  H04L12/28

CPC classification number: G06F5/06 ,  G06F1/10 ,  G06F13/122 ,  G06F13/38

Abstract: 본 발명은 ＰＣＩ 익스프레스 프로토콜용 다중채널 스큐 제거 장치에 관한 것으로, 특히 PHY 레이어 수신부(110)로부터 데이터 및 컨트롤 신호를 입력받아 COM 심볼이 상위 바이트에서 검출될 경우에만 얼라인 신호를 출력하는 COM 정렬버퍼 제어부(231); COM 정렬버퍼 제어부(231)의 제어하에 PHY 레이어 수신부(110)의 신호를 COM 정렬하는 다수개의 COM 정렬 버퍼(232); COM 정렬 버퍼(232)의 출력 신호의 COM 심볼 위치를 비교하여 그 위치를 기반으로 먹스 제어신호를 출력하는 디스큐 버퍼 제어부(233); 및 다수개의 COM 정렬 버퍼(232)를 통해 COM 정렬된 신호를 각각 입력받은 후 각각 스큐 제거 동작을 수행하는 다수개의 디스큐 버퍼(244)로 구성된 것을 특징으로 하며, 이러한 본 발명은 시스템 구현시 16비트로 구성된 다중 레인 간의 스큐로 인한 채널별로 병렬화된 데이터의 동기가 어긋나는 현상을 없애주어 시스템 구현의 안정화를 제공해 준다는 뛰어난 효과가 있다.
PCI 익스프레스 프로토콜, 다중채널 스큐 제거, PHY 레이어, MAC 레이어,

公开(公告)号：KR100503426B1

公开(公告)日：2005-07-22

申请号：KR1020030072806

申请日：2003-10-18

Applicant: 한국전자통신연구원

Inventor： 권원옥 ,  박경 ,  김명준

IPC: G06F12/00

Abstract: IBIS 모델에서의 시간계수 추출방법 및 SPICE 동작 모델 추출방법이 개시된다. 칩(chip)의 출력핀에 대한 IBIS(I/O Buffer Information Specificaton) 모델의 풀업(pullup) 트랜지스터 및 풀다운(pulldown) 트랜지스터의 상태를 각각 세 영역으로 구분한다. CMOS 인버터의 게이트-소스간의 전압변화에 따른 CMOS 인버터의 PMOS 및 NMOS의 상태를 각각 차단상태(cutoff), 포화상태(saturation) 및 선형상태(linear)로 구분하고 구분된 각각의 상태를 IBIS 모델의 풀업 트랜지스터 및 풀다운 트랜지스터 각각의 세 영역과 일대일 대응시킨다. 풀업 및 풀다운 트랜지스터의 세 영역과 일대일 대응되는 PMOS 및 NMOS의 각각의 상태에서의 드레인 전류값의 변화를 기초로 IBIS 모델의 풀업 트랜지스터 및 풀다운 트랜지스터의 시간에 따른 전류의 변화량을 나타내는 시간계수를 결정한다. 이로써, 한 쌍의 전압-시간 테이블이 주어지는 IBIS 모델로부터 정확한 시간계수 및 SPICE 동작모델을 추출할 수 있다.

公开(公告)号：KR100456630B1

公开(公告)日：2004-11-10

申请号：KR1020010078194

申请日：2001-12-11

Applicant: 한국전자통신연구원

Inventor： 박경 ,  모상만 ,  김용연

IPC: G06F13/24

CPC classification number: G06F13/24

Abstract: Disclosed herein is an interrupt redirection apparatus and method for inter-processor communication. The apparatus includes a plurality of ARM processors, a vectored interrupt controller, an interrupt command register, an interrupt data register for designating the contents of each interrupt, an interrupt signal generation unit, and a bus interface unit used for providing read and write accesses of both the interrupt command register and the interrupt data register. The vectored interrupt controller for receiving interrupts generated by hardware for performing a specific function under the control of each ARM processor and interrupts generated by peripheral hardware, and transferring each interrupt as each interrupt request signal to an ARM processor designated as a master processor. The interrupt command register designates targets and kinds of each interrupt to perform a function for receiving an interrupt redirection command and activating an interrupt request signal. The interrupt signal generation unit reads the contents and activates an interrupt request signal.

Abstract translation: 本文公开了一种用于处理器间通信的中断重定向装置和方法。 该设备包括多个ARM处理器，向量中断控制器，中断命令寄存器，用于指定每个中断的内容的中断数据寄存器，中断信号产生单元和总线接口单元，用于提供 中断命令寄存器和中断数据寄存器。 矢量中断控制器用于接收由硬件生成的中断，用于在每个ARM处理器的控制下执行特定功能以及由外设硬件产生的中断，并将每个中断作为每个中断请求信号传送给被指定为主处理器的ARM处理器。 中断命令寄存器指定每个中断的目标和种类，以执行接收中断重定向命令和激活中断请求信号的功能。 中断信号发生单元读取内容并激活中断请求信号。

公开(公告)号：KR100452325B1

公开(公告)日：2004-10-12

申请号：KR1020020082895

申请日：2002-12-23

Applicant: 한국전자통신연구원

Inventor： 박경 ,  김성남 ,  한종석 ,  모상만 ,  김명준 ,  임기욱

IPC: G06F13/00

Abstract: PURPOSE: An AMBA(Advanced Micro-controller Bus Architecture) bus based multiprocessor system to assign a processor number and be sequentially booted is provided to easily realize a shared-bus based multiprocessor system and enable the installation of a multiprocessor OS(Operating System) later on by assigning a processor ID and sequentially booting the multiprocessor. CONSTITUTION: The bus provides an address/control signal line, a read data signal line, and a write data signal line connecting the masters(210-1¯210-3) with other resources. A bus arbiter(230) generates an internal bus request signal depending on a bus enable signal by receiving the bus request signal from the master, controls a bus use permission of each bus master depending on the internal bus request signal, and outputs a bus user number of the master receiving the bus use permission. A multiprocessor supporting slave(280) provides the bus enable signal to the bus arbiter and receives/stores the bus user number from the bus arbiter.

Abstract translation: 目的：提供AMBA（高级微控制器总线架构）总线多处理器系统来分配处理器编号并被顺序引导，以便轻松实现基于共享总线的多处理器系统，并能够在稍后安装多处理器OS（操作系统） 通过分配处理器ID并依次引导多处理器。 构成：总线提供地址/控制信号线，读数据信号线和写数据信号线，将主设备（210-1和210-3）与其他资源连接起来。 总线仲裁器（230）根据总线使能信号通过接收来自主设备的总线请求信号产生内部总线请求信号，根据内部总线请求信号控制每个总线主设备的总线使用许可，并且输出总线用户 接收总线使用权限的主设备号码。 支持从设备（280）的多处理器向总线仲裁器提供总线使能信号，并从总线仲裁器接收/存储总线使用者号码。

公开(公告)号：KR1020040056293A

公开(公告)日：2004-06-30

申请号：KR1020020082895

申请日：2002-12-23

Applicant: 한국전자통신연구원

Inventor： 박경 ,  김성남 ,  한종석 ,  모상만 ,  김명준 ,  임기욱

IPC: G06F13/00

Abstract: PURPOSE: An AMBA(Advanced Micro-controller Bus Architecture) bus based multiprocessor system to assign a processor number and be sequentially booted is provided to easily realize a shared-bus based multiprocessor system and enable the installation of a multiprocessor OS(Operating System) later on by assigning a processor ID and sequentially booting the multiprocessor. CONSTITUTION: The bus provides an address/control signal line, a read data signal line, and a write data signal line connecting the masters(210-1¯210-3) with other resources. A bus arbiter(230) generates an internal bus request signal depending on a bus enable signal by receiving the bus request signal from the master, controls a bus use permission of each bus master depending on the internal bus request signal, and outputs a bus user number of the master receiving the bus use permission. A multiprocessor supporting slave(280) provides the bus enable signal to the bus arbiter and receives/stores the bus user number from the bus arbiter.

Abstract translation: 目的：提供用于分配处理器号并被顺序启动的基于总线架构的AMBA（高级微控制器总线体系结构）总线系统，以便轻松实现基于共享总线的多处理器系统，并且可以稍后安装多处理器OS（操作系统） 通过分配处理器ID并顺序引导多处理器。 构成：总线提供地址/控制信号线，读数据信号线和连接主机（210-1〜210-3）与其他资源的写数据信号线。 总线仲裁器（230）通过从主机接收总线请求信号，根据总线使能信号产生内部总线请求信号，根据内部总线请求信号控制每个总线主机的总线使用许可，并输出总线用户 接收总线使用许可的主机号码。 多处理器支持从站（280）向总线仲裁器提供总线使能信号，并从总线仲裁器接收/存储总线用户号码。