公开(公告)号：KR100249785B1

公开(公告)日：2000-03-15

申请号：KR1019970058836

申请日：1997-11-07

Applicant: 한국전자통신연구원

Inventor： 이태우 ,  박성호 ,  박문평 ,  염병렬

IPC: H01L31/12 ,  H01L27/14

Abstract: 본 발명은 광 소자와 전자 소자를 동일 기판상에 형성하고 결합하여 광 통신 시스템 등에서 전송된 광 신호를 직접 전기 신호로 변환시킬 수 있는 결합 소자의 구조에 관한 것으로, 기존의 광 소자와 전자 소자의 경우에는 각각의 광소자와 전자 소자를 별도로 제작, 패키지하여 모듈로 만들어서 결합하거나 또는 와이어 본딩 등을 이용하여 함께 패키지하는 방법을 이용하였으나 본원 발명은 기판의 일측에 전자 소자로서 이종접합 쌍극자 트랜지스터를 제조하고, 기판의 타측에 광 소자로서 PIN 광 다이오드를 제조하여 서로 전기적으로 연결한 구성을 가지고 있다. 따라서 본원 발명은 전자 소자와 광 소자의 결합, 연결 과정에서 발생하는 각종 기생 성분을 제거할 수 있어 소자의 성능을 향상시킬 수 있다.

公开(公告)号：KR1020000013207A

公开(公告)日：2000-03-06

申请号：KR1019980031930

申请日：1998-08-05

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  이태우 ,  박문평 ,  박철순

IPC: H01L29/737

Abstract: PURPOSE: Regarding a heterojunction bipolar transistor (HBT) composed of a compound semiconductor, base resistance, junction capacitance between the base and the collector, parasitic resistance of the outer base, and an element smoothing problem which affects the element electric quality, especially the maximum resonance frequency are improved and with a higher speed and high frequency quality of HBT is improved. CONSTITUTION: In the normal HBT structure, the emitter electrode (8) is formed and the emitter cap layer (7) and the emitter layer (6) are removed by turns by the wet chemical mesa etching to expose the base layer (5) surface. The base layer (5) and the collector layer (4) are removed by the wet chemical mesa etching method to expose the sub-collector layer (3) surface. The collector electrode (9) is formed on the sub-collector layer (3) with the emitter electrode (8). The silicon nitride film (SiN) (10) is attached and the sub-collector layer (3) and the buffer layer including part of the panel (1) are removed with etching to have pure mesa form. With the SiN layer (10) protecting emitter electrode (8) and collector electrode (9) as a mask, the insulation epi-layer (11) is grown again up to the height of original sub-collector layer (3). The SiN layer (10) attached with a sensitive film as a mask layer is etched to expose the base layer (5) side and the collector layer (5) side, and the outside base layer (12) is grown and formed in the same conditions as the original base layer (5) growth. The base ohmic electrode (13) is attached and lifted off and the unnecessary re-grown base area is removed by etching with the base ohmic electrode (13) as the mask layer. The SiN film (10) used as mask for base re-growth is removed. From this point on the HBT is manufactured using the conventional method. The HBT high-speed quality and the process reliability is improved.

Abstract translation: 目的：关于由化合物半导体构成的异质结双极晶体管（HBT），基极电阻，基极和集电极之间的结电容，外部基极的寄生电阻以及影响元件电气质量的元素平滑问题，特别是最大值 提高了谐振频率，提高了HBT的高速度和高频率。 构成：在正常的HBT结构中，形成发射电极（8），通过湿化学台面蚀刻轮流去除发射极帽层（7）和发射极层（6），以露出基底层（5）表面 。 通过湿化学台面蚀刻方法去除基底层（5）和集电体层（4），以露出副集电极层（3）表面。 集电极（9）通过发射电极（8）形成在副集电极层（3）上。 安装氮化硅膜（SiN）（10），并且通过蚀刻除去包括面板（1）的一部分的副集电极层（3）和缓冲层，以具有纯的台面形式。 用SiN层（10）保护发射电极（8）和集电极（9）作为掩模，绝缘外延层（11）再次生长直到原始副集电极层（3）的高度。 蚀刻附着有敏感膜的SiN层（10）作为掩模层，以露出基底层（5）侧和集电体层（5）侧，并且外部基底层（12）生长并形成在其中 条件作为原始基层（5）生长。 基极欧姆电极（13）被附着和剥离，并且通过用基极欧姆电极（13）作为掩模层进行蚀刻去除不必要的再生基底区域。 用作底部再生长掩模的SiN膜（10）被去除。 从这一点开始，使用传统方法制造HBT。 HBT高速品质和工艺可靠性得到提高。

公开(公告)号：KR1020000007258A

公开(公告)日：2000-02-07

申请号：KR1019980026478

申请日：1998-07-01

Applicant: 한국전자통신연구원

Inventor： 박문평 ,  이태우 ,  박성호 ,  박철순

IPC: H01L29/73

Abstract: PURPOSE: A hetero-junction bipolar transistor fabrication method is provided to reduce a size effect due to a decreasing of current gain by using non-doped compound semiconductor formed at sidewalls of an emitter. CONSTITUTION: The method comprises the steps of sequentially growing a sub-collector(12), a collector(13), a base(14), an emitter(15) and an emitter cap layer(16) on a semi-insulating compound semiconductor substrate(11); etching the emitter cap layer(16) and the emitter(15) using an insulator pattern(17) as a mask; regrowing an emitter sidewall(18) made of non-doped compound semiconductor at both side of the etched emitter cap layer(16) and emitter(15), thereby increasing the size of emitter region and reducing the size effect; removing the insulator pattern(17); simultaneous forming an emitter electrode(21) and a base electrode(22) using lift-off; and forming a collector electrode(23).

Abstract translation: 目的：提供一种异质结双极晶体管制造方法，以通过使用形成在发射极侧壁的非掺杂化合物半导体来减小由于电流增益的降低引起的尺寸效应。 构成：该方法包括以下步骤：在半绝缘化合物半导体上依次生长副集电极（12），集电极（13），基极（14），发射极（15）和发射极盖层（16） 衬底（11）; 使用绝缘体图案（17）作为掩模蚀刻发射极帽层（16）和发射器（15）; 在蚀刻的发射极覆盖层（16）和发射极（15）的两侧重新生长由非掺杂化合物半导体制成的发射极侧壁（18），由此增加发射极区域的尺寸并减小尺寸效应; 去除绝缘体图案（17）; 使用剥离同时形成发射电极（21）和基极（22）; 并形成集电极（23）。

公开(公告)号：KR100243095B1

公开(公告)日：2000-02-01

申请号：KR1019970064807

申请日：1997-11-29

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  김일호 ,  박문평 ,  이태우

IPC: H01L21/328

Abstract: 본 발명은 평탄화된 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 제조 방법에 관한 것이다.
본 발명은 반절연 화합물반도체 기판에 실리콘 이온주입 및 열처리한 후, 도핑시키지 않은 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 이외의 부분을 식각한다. 에미터 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 상에 성장시킨 에미터 에피층을 식각한다. 베이스 화합물반도체 에피층을 성장시키고 감광막을 마스크로 하여 두 외인성 베이스 영역을 연결하는 베이스 에피층 이외의 부분을 식각하고, 컬렉터 화합물반도체 에피층과 부컬렉터 화합물반도체 에피층을 순차적으로 성장시킨다. 웨이퍼 전면에 절연막을 증착하고 절연막의 선택된 부분을 감광막을 마스크로 식각한 후, 베릴륨 이온주입 및 열처리를 실시한다. 감광막을 마스크로 하여 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터의 두 외인성 베이스 영역 외부에 붕소 이온을 이온 주입한다. 에미터 전극, 베이스 전극, 컬렉터 전극을 리프트 오프에 의해 각각 형성 시키면 평탄화 된 컬렉터 상층 구조 이종접합 쌍극자 트랜지스터를 제작할 수 있다.

公开(公告)号：KR100198457B1

公开(公告)日：1999-07-01

申请号：KR1019950053684

申请日：1995-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성호 ,  이태우 ,  송기문 ,  박문평

IPC: H01L29/70

Abstract: 본 발명은 이종접합 바이폴라 트랜지스터의 에피구조에 있어서, 에미터 메사식각시 식각되지 않는 에미터캡층을 이용하여 베이스 전극이 에미터전극에 대해 완전한 자기정렬이 이루어지도록 한 이종접합 바이폴라 트랜지스터의 제조방법에 관한 것으로서, 반절연성 화합물 반도체기판 상부에 부컬렉터층, 컬렉터층, 베이스층, 에미터층, 제1 및 제2에미터캡층을 순차적으로 결정성장하는 제1과정과, 제2에미터 캡층 상부의 소정 부분에 에미터 전극을 형성하고, 에미터 전극을 마스크로 하여 제1에미터캡층이 노출되도록 제2에미터캡층을 이방성식각하는 제2과정과, 에미터 전극과 잔류하는 제2에미터캡층을 마스크로 하여 베이스층이 노출되도록 제1에미터캡층과 에미터층을 등방성으로 메사식각하는 제3과정과, 베이스층 상부의 소정 부분에 에미터 � ��극과 자기정렬되도록 베이스 전극을 형성하는 제4과정과, 베이스전극이 형성되지 않은 부분의 베이스층과 컬렉터층을 부컬렉터층이 노출되도록 메사식각하고 부컬렉터층 상부의 소정 부분에 컬렉터 전극을 형성하는 제5과정과, 부컬렉터층의 소정 부분에 반도체기판과 겹쳐지도록 소자분리영역을 형성하는 제6과정을 포함하는 것을 그 특징으로 하며, 외부의 기생저항을 줄이고 고속특성이 향상된 HBT 소자를 제작할 수 있는 효과가 있다.

公开(公告)号：KR1019990033433A

公开(公告)日：1999-05-15

申请号：KR1019970054790

申请日：1997-10-24

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  박문평 ,  이태우

IPC: H01L29/737

Abstract: 본 발명은 화합물 반도체를 이용한 집적 회로 소자 제조 방법에 관한 것으로, 특히 능동 소자로 사용되는 이종 접합 쌍극자 소자(HBT)의 에피 구조 속에 에피 저항층을 형성하여 큰 저항체로 이용함과 동시에 다양한 규격의 저항을 갖는 저항체를 동일 칩상에 구현함으로서 소자의 칩 면적을 감소시킬 수 있는 이종 접합 쌍극자 소자를 이용한 집적 회로 소자의 제조 방법에 관한 것이다.
종래 큰 저항이 일부 집적 회로 소자에서 요구되는 경우에는 저항체의 전체 길이를 매우 길게 해야 하기 때문에 불필요하게 칩 면적을 낭비함으로써 제조 원가를 높이게 되어, MMIC화하지 못하고 하이브리드 형태로 제조하는 경우가 많았다. 이 경우 예기지 않았던 전기적 기생 효과가 발생하여 집적 회로 소자의 성능 저하가 우려되는 등 많은 문제점이 도출되었다.
따라서, 본 발명은 밴드갭이 상이한 이종 접합 구조의 화합물 반도체로 이루어지는 집적 회로 소자에서 이종 접합 쌍극자 소자의 일부 에피 구조를 개선하여 컬렉터층 아래에 특정한 저항값을 갖도록 설계한 에피 저항층을 형성하고 상기 에피 저항층을 큰 저항체로 사용하고, 니켈 크롬 저항체를 전체 제조 공정과 호환되게 형성하여 미세 저항으로서 사용함으로써 집적 회로 소자의 칩 크기를 현격히 줄여 제조 단가를 낮추고, 성능을 향상시킨 집적 회로 소자를 제시한다.

公开(公告)号：KR100161198B1

公开(公告)日：1999-02-01

申请号：KR1019950053680

申请日：1995-12-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박문평 ,  이태우 ,  송기문 ,  박성호

IPC: H01L21/331

Abstract: 본 발명은 이종접합 트랜지스터의 부콜렉터층을 이용한 고저항의 제조방법에 관한 것으로서, 반절연성 갈륨비소로 이루어진 반도체기판 상부의 부콜렉터층 상부에 저항을 형성하기 위한 소정의 영역을 노출시키는 감광막을 형성하는 제 1 과정과, 상기 부콜렉터층의 노출된 부분에 B
+ 이온을 주입한 후, 결정이 파괴되지 않은 부콜렉터층을 이용하여 저항을 형성하는 제 2 과정 및 상기 감광막을 제거한 후, 리프트 오프공정에 의해 저항 금속(Ohmic Metal)을 형성하는 제 3 과정을 포함하여 이루어져, 반절연성 갈륨비소 기판상부의 부콜렉터층에 B
+ 이온을 주입하는 간단한 공정과정을 통해서 결정이 파괴되지 않은 부콜렉터층을 이용하여 임의의 높은 저항값을 갖는 고저항을 제조할 수 있다.

公开(公告)号：KR100148604B1

公开(公告)日：1998-12-01

申请号：KR1019940036376

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성호 ,  박문평

IPC: H01L21/328

Abstract: 이 발명은 이종접합구조의 바이플라 트랜지스터(HBT)를 제조하는 방법에 관한 것으로서, 식각선택층으로서 GaInP층을 사용하여, HBT소자 제조공정의 신뢰성과 재현상을 개선시킨 것을 특징으로 한다. 본 발명은 에미터로서 알루미늄 갈륨비소(AlGaAs)와 베이스로서 갈륨비소(GaAs)를 이용한다.

公开(公告)号：KR100149433B1

公开(公告)日：1998-10-01

申请号：KR1019940036374

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 최성우 ,  박성호 ,  박문평

IPC: H01L29/06

Abstract: 본 발명의 방법은 에미터, 베이스, 컬렉터 형성과 소자격리후 플라즈마 화학증착법을 이용한 저온 절연막을 형성하는 대신 고분자 화합물질인 폴리이미드를 이용한다.
폴리이미드는 큰 점도(viscosity)를 지니고 있으므로 이를 기판의 표면에 도포함으로써 단차의 커짐을 극복하고 평탄한 표면(planarized surface)을 얻게 되며, 도포된 폴리이미드를 경화 열처리(curing)하면 이미드화(imidization)가 일어나 새로운 물질로 변화되는데, 이 변태된 물질은 실리콘 질화막이나 실리콘 산화막 등을 대체하는 양호한 절연특성을 갖는다.

公开(公告)号：KR1019970077354A

公开(公告)日：1997-12-12

申请号：KR1019960015260

申请日：1996-05-09

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성호 ,  이태우 ,  박문평

IPC: H01L21/331

Abstract: 본 발명은 이중 에미터 전극을 이용한 이종접합 바이폴라 트랜지스터(HBT)의 제조방법에 관한 것으로서, 종래기술에서 측벽 절연막만을 이용한 자기정렬 방법은 에미터 전극이 완벽한 수직형상에 의존해야 하는 문제점이 있으므로 이를 해결하기 위해, 통상적으로 성장된 이종접합 구조의 에피 웨이퍼상에 제1 및 제2에미터 전극금속을 순차로 증착시키는 공정과, 제2에미터 전극 아래로 제1에미터 전극층의 측방향 침식이 발생하도록 하는 공정과, 제1 및 제2에미터 전극주변을 둘러싸는 측벽 절연막을 형성하는 공정과, 이러한 측벽절연막을 마스크로 하여 베이스 표면까지 메사식각을 하고 베이스 전극을 증착시키는 제4과정을 포함하여 에미터와 베이스의 완전한 자기정렬을 구현하여 외부의 기생저항 및 커패시턴스를 줄이고, 이로 인해 고속특성이 게 향상된 이종접합 바이폴라 트랜지스터 소자 및 회로를 제작할 수 있는 효과가 있다.