-
-
公开(公告)号：KR1019960008904B1
公开(公告)日：1996-07-05
申请号：KR1019920025029
申请日：1992-12-22
IPC: H01L21/316
Abstract: The silicone dioxide film is prepared by introducing a mixed gas of 1-3% trichloroethane or trichloroethylene and oxygen or ozone into the oxidizing furnace for the lost 2-3mins. of oxidation process when the oxide film(2) with a 100nm thickness is formed on a silicone wafer(1) in the quartz tube at 900deg.C, and then accumulating chlorine atoms at the interface of silicone wafer(1) and silicone dioxide film(2). The obtained oxide film has no alkali metal like Na and pin-hole on silicone wafer.
Abstract translation: 通过将1-3％三氯乙烷或三氯乙烯和氧气或臭氧的混合气体引入氧化炉中来制备二氧化硅膜，损失2-3分钟。 当石英管中的硅晶片（1）在900℃下形成厚度为100nm的氧化物膜（2），然后在硅晶片（1）的界面和二氧化硅膜上积聚氯原子时，进行氧化处理 （2）。 得到的氧化膜在硅晶片上不具有钠和针孔等碱金属。
-
公开(公告)号：KR1019950021011A
公开(公告)日：1995-07-26
申请号：KR1019930028267
申请日：1993-12-17
Applicant: 한국전자통신연구원
IPC: H01L21/265
Abstract: 본 발명은 고농도의 산소이온 주입법을 이용한 소자절연방법에 관한 것으로서, 종래에 비아드즈 바이크에 의해 활성영역이 축소되어 공정여유도가 감소하게 되고, 또한 부가공정에 의한 공저잉 용이하지 않은 문제점을 해결하기 위하여 본 발명에서는 규소기판(21)표면에 소자절연영역(24)을 포토레지스트(23)또는 그 이외의 이온주입마스크를 사용하여 폐단을 형성한 후 이후 고농도의 산소원자를 이온주입한 다음, 포토레지스트 또는 그 이외의 이온주입마스크를 제거하고, 고온의 열처리공정을 하여 표면에 산화막(22)을 형성하므로써 소자의 절연영역을 고농도 산소이온 주입을 이용하여 정확히 절약할 수 있으며, 소자의 절연면적을 최소화함으로써 초고집적화가 용이할 수가 있다.
-
公开(公告)号：KR1019950020984A
公开(公告)日：1995-07-26
申请号：KR1019930028265
申请日：1993-12-17
Applicant: 한국전자통신연구원
IPC: H01L27/12
Abstract: 본 발명은 기판이 높은 불순물 농도를 가지는 SOI소자구조에 관한 것으로서, 종래에 표면 실리콘 불순물 농도가 기판 불순물 농도보다 훨씬 크기 때문에 이면채널에서 드레인 누설 전류가 흘러 온-오프 특성이 감소되는 문제점이 있었기에 본 발명에서는 매몰산화막 밑의 기판 불순물 농도가 표면실리콘의 불순물 농도보다 높게하는 구조를 제공함으로써 상기 드레인 누설전류에 의한 온-오프 특성을 향상시킬 수 있다.
-
公开(公告)号：KR1019950008260B1
公开(公告)日：1995-07-26
申请号：KR1019920025337
申请日：1992-12-24
IPC: H01L29/78
Abstract: The method prevents the parastic junction capacitance of p--region, which increases the puchthrough voltage, from becoming larger. The method comprises the steps of: forming a silicon oxide layer (29) of a thickness on the surface of wafer by thermal oxidation; forming a BSD by LPCVD and forming a side wall oxidation layer (30) on the side wall of the gate sequentially; forming p-type region (31) by the thermal diffusion of boron, which is included in the BSG, into Si substrate; wet etching the silicon oxide layer and forming a PSG of 30˜100nm thickness by the LPCVD sequentially; forming n--type region by the thermal diffusion of phosphorus, which is included in the PSG, into the Si subsrate; and forming an LDD (39), a source (40), and a drain (41) by ion implantation of arsenic.
Abstract translation: 该方法防止p型区域的parastic结电容增加puchthrough电压变大。 该方法包括以下步骤：通过热氧化在晶片的表面上形成厚度的氧化硅层（29）; 通过LPCVD形成BSD，并依次在门的侧壁上形成侧壁氧化层（30）; 通过BSG中包含的硼的热扩散形成p型区域（31）到Si衬底中; 湿法蚀刻氧化硅层并依次通过LPCVD形成30〜100nm厚度的PSG; 通过PSG中包含的磷的热扩散形成n型区域成Si沉降; 以及通过砷的离子注入形成LDD（39），源极（40）和漏极（41）。
-
Patent Agency Ranking
公开(公告)号：KR1019940007663B1
公开(公告)日：1994-08-22
申请号：KR1019910024261
申请日：1991-12-24
IPC: H01L21/335 , H01L29/78
Abstract: The method manufactures LDD type MOS transistor which gate is overlapped with source and drai. The method comprises the steps of: (A) forming a field oxide layer (22), a gate oxide layer (23), and a n+ layer (24) sequentially; (B) forming a first silicon oxide layer (25) using VPCVD method and forming a first silicon nitride layer (26); (C) etching a first silicon oxide layer (25) and a first silicon nitride layer (26) to form a gate pattern and injecting phospherion; (D) forming a second silicon oxide layer and vaporizing a second silicon nitride layer (31); (E) etching a second silicon nitride layer (31), a polycrystal silicon (24) and a gate oxide layer (23) to form a gate region; (F) forming a third silicon oxide layer (37,38); and (G) etching silicon nitride layer (35) and silicon oxide layers (27,34,37,48).
Abstract translation: 该方法制造LDD型MOS晶体管，其栅极与源极和引线重叠。 该方法包括以下步骤：（A）依次形成场氧化物层（22），栅极氧化物层（23）和n +层（24）; （B）使用VPCVD法形成第一氧化硅层（25）并形成第一氮化硅层（26）; （C）蚀刻第一氧化硅层（25）和第一氮化硅层（26）以形成栅极图案并注入磷酸盐; （D）形成第二氧化硅层并汽化第二氮化硅层（31）; （E）蚀刻第二氮化硅层（31），多晶硅（24）和栅极氧化物层（23）以形成栅极区域; （F）形成第三氧化硅层（37,38）; 和（G）蚀刻氮化硅层（35）和氧化硅层（27,34,37,48）。
-
公开(公告)号：KR1019940016624A
公开(公告)日：1994-07-23
申请号：KR1019920025023
申请日：1992-12-22
IPC: H01L21/36
Abstract: 본 발명은 반도체 장치중에서 초고집적 반도체소자 제조방법에 관한 것으로, 특히 선택적으로 성장시킨 실리콘층을 도입하여, 극히 얕은 접합의 소오스/드레인을 갖는 반도체소자의 제조방법에 관한 것으로서, 실리콘 기판상에 필드 산화막을 형성하고, 아울러 필드 산화막 사이에 게이트 절연막과 게이트 전극용 다결정 실리콘막 및 측벽 산화막으로 된 게이트를 마스크로 사용하여 불순물 이온주입에 의한 소오스/드레인 접합 부분을 상기 실리콘 기판의 활성영역에 형성하는 공정과, 상기 소오스/드레인 접합부분상에 실리콘막을 형성한 다음 열처리를 하는 공정과, 상기 소오스/드레인 접합부분으로 불순물 이온을 주입하여 고농도 소오스/드레인 접합부분을 형성한 다음 열처리하는 공정을 포함하는 선택성장 실리콘층을 이용한 반도체소자의 제 방법.
-
公开(公告)号：KR1019940002403B1
公开(公告)日：1994-03-24
申请号：KR1019910008805
申请日：1991-05-29
Applicant: 한국전자통신연구원
IPC: H01L21/335
Abstract: The production method employing the general LOCOS method to build up the activated region (24) and the field oxide film (23) comprises: (A) forming the polycrystalline silicon pattern (25) on the upper side of the activated region; (B) forming a gate silicon oxide film (26) by thermal oxidation of a part of the silicon pattern, and polycrystalline silicon patterns (25a),(25b) ion implanted with phosphorus and arsenic; (C) forming an N negative polycrystalline silicon source (28) and a drain (29) rare-doped with phosphorus at the both sides of channel region (30), and also an arsenic-rich-doped N positive polycrystalline silicon source (31) and a drain (32), with heat treating for making the gate silicon oxide film (27).
Abstract translation: 使用通常的LOCOS方法来生成活化区域（24）和场氧化膜（23）的制造方法包括：（A）在活化区域的上侧形成多晶硅图案（25） （B）通过硅图案的一部分的热氧化形成栅氧化硅膜（26），以及注入磷和砷的多晶硅图案（25a），（25b）离子; （C）在沟道区（30）的两侧形成N极多晶硅源（28）和稀土掺杂磷的漏极（29），以及富含砷的N正多晶硅源（31） ）和用于制造栅极氧化硅膜（27）的热处理的漏极（32）。
-
-
公开(公告)号：KR1019930003858B1
公开(公告)日：1993-05-14
申请号：KR1019890006542
申请日：1989-05-16
Applicant: 한국전자통신연구원
IPC: H01L21/22
Abstract: The method for increasing the boron concentration of the isolation layer (field oxide film) under portion to have a low threshold voltage and a low junction capacitance comprises the steps of forming a SiO2 film (6) and silicon nitride film (6) on a Si substrte (5) to define an active region by active masking process, etching the film (7,6) and substrate (5) to form grooves for field region, implanting impurity ions thereinto to form an ion implantation layer (8) at the field region to form a SiO2 film (9) and P+ region (10) by thermal oxidation, depositing a polysilicon layer (11) thereon to form a poly silicon oxide film (12), etching-back the film (12) to remove the films (7)(6) to expose the substrate and growing a silicon epitaxial layer (13) thereon by selective epitaxy process.
Abstract translation: 用于提高部分下具有低阈值电压和低结电容的隔离层（场氧化物膜）的硼浓度的方法包括在Si上形成SiO 2膜（6）和氮化硅膜（6）的步骤 （5）以通过有源屏蔽工艺限定有源区，蚀刻膜（7,6）和衬底（5）以形成用于场区的沟槽，将杂质离子注入其中以在场处形成离子注入层（8） 区域，通过热氧化形成SiO 2膜（9）和P +区域（10），在其上沉积多晶硅层（11）以形成多晶硅氧化膜（12），蚀刻膜（12）以去除膜 （7）（6），以通过选择性外延工艺露出衬底并在其上生长硅外延层（13）。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.023 seconds)
