公开(公告)号：FR2730859A1

公开(公告)日：1996-08-23

申请号：FR9600130

申请日：1996-01-08

Applicant: INT RECTIFIER CORP

Inventor： AJIT JANARDHANAN S ,  KINZER DANIEL M

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/10 ,  H01L29/40 ,  H01L29/78 ,  H01L21/331

公开(公告)号：ITMI911246A1

公开(公告)日：1992-11-08

申请号：ITMI911246

申请日：1991-05-08

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M ,  TAM DAVID

IPC: H02M1/08 ,  G01R29/027 ,  H03K20060101 ,  H03K17/16 ,  H03K17/687 ,  H03K19/003

公开(公告)号：ITMI911246D0

公开(公告)日：1991-05-08

申请号：ITMI911246

申请日：1991-05-08

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M ,  TAM DAVID

IPC: H02M1/08 ,  G01R29/027 ,  H03K17/16 ,  H03K17/687 ,  H03K19/003 ,  H03K

公开(公告)号：GB2154820B

公开(公告)日：1988-05-25

申请号：GB8501283

申请日：1985-01-18

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M ,  COLLINS HOWARD WILLIAM

IPC: H01L27/06 ,  H01L21/8232 ,  H01L25/07 ,  H01L29/78 ,  H01L29/80 ,  H01L31/10 ,  H01L31/12 ,  H03K17/0412 ,  H03K17/78 ,  H03K17/785 ,  H03K17/04 ,  H01L27/14

Abstract: The gate capacitance of a Field effect transistor (24) used as a switch is rapidly charged via a diode (35) to turn the FET on, and is rapidly discharged to turn the FET off by a switching transistor (36) connected across the diode and the FET such that it becomes conductive only when the diode becomes reverse biased, thereby providing a discharge path for the gate capacitance. The circuit is used in a photovoltaic relay, the FET being turned on by a photovoltaic isolator (20) having a LED 21 energised by an input signal optically coupled to and dielectrically isolated from a series-connected stack of photo diodes connected to the switching FET, which may comprise a bilateral semiconductor FET (BOSFET).

公开(公告)号：DE3502180A1

公开(公告)日：1985-08-01

申请号：DE3502180

申请日：1985-01-23

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M ,  COLLINS HOWARD WILLIAM

IPC: H01L27/06 ,  H01L21/8232 ,  H01L25/07 ,  H01L29/78 ,  H01L29/80 ,  H01L31/10 ,  H01L31/12 ,  H03K17/0412 ,  H03K17/78 ,  H03K17/785 ,  H03K17/687 ,  H03K17/04 ,  H01L31/16

Abstract: The gate capacitance of a Field effect transistor (24) used as a switch is rapidly charged via a diode (35) to turn the FET on, and is rapidly discharged to turn the FET off by a switching transistor (36) connected across the diode and the FET such that it becomes conductive only when the diode becomes reverse biased, thereby providing a discharge path for the gate capacitance. The circuit is used in a photovoltaic relay, the FET being turned on by a photovoltaic isolator (20) having a LED 21 energised by an input signal optically coupled to and dielectrically isolated from a series-connected stack of photo diodes connected to the switching FET, which may comprise a bilateral semiconductor FET (BOSFET).

公开(公告)号：DE19949364B4

公开(公告)日：2014-10-30

申请号：DE19949364

申请日：1999-10-13

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/417 ,  H01L29/423

Abstract: Halbleiterbauteil mit MOS-Gate-Steuerung, mit: einem Halbleitersubstrat, das einen Hauptteil (80) mit einem ersten Leitungstyp und einer Halbleiterschicht (81) des ersten Leitungstyps umfasst, die auf dem Hauptteil (80) liegt, eine obere ebene Oberfläche aufweist und die Grenzschichten aufnimmt, einem Kanaldiffusionsbereich (82) des zweiten Leitungstyps, der sich in die obere ebene Oberfläche der Schicht (81) bis zu einer ersten Tiefe unterhalb der Oberfläche erstreckt, einer Source-Diffusion (83) des ersten Leitungstyps, die sich in die Schicht (81) bis zu einer zweiten Tiefe erstreckt, die kleiner als die erste Tiefe ist, einer Vielzahl von Reihen von mit Abstand voneinander angeordneten langgestreckten Gräben (85), die in der Schicht (81) und in deren oberer ebener Oberfläche bis zu einer dritten Tiefe unterhalb der Oberfläche der Schicht (81) ausgebildet sind, die größer als die erste Tiefe ist, einer Gate-Isolierschicht (90), die auf den Wänden der Vielzahl von Gräben zumindest in den Bereichen zwischen den ersten und zweiten Tiefen ausgebildet ist, einem leitenden Gate-Material (95), das über der Gate-Isolierschicht (90) und im Inneren des Grabens (85) angeordnet ist, einer Gate-Elektrode, die mit dem leitenden Gate-Material (95) verbunden ist, einem Drain-Kontakt, der mit dem Hauptteil (80) verbunden ist, und einem Sourcekontakt (71), dadurch gekennzeichnet, dass der Sourcekontakt (71) mit dem Source-Diffusionsbereich an einer Stelle auf der oberen ebenen Oberfläche verbunden ist, die vollständig seitlich entfernt von der Vielzahl von Reihen von Gräben angeordnet ist, sodass der Sourcekontakt nicht entlang des Grabens angeordnet ist.

公开(公告)号：FR2896090B1

公开(公告)日：2010-05-14

申请号：FR0700243

申请日：2007-01-12

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M

IPC: H01L21/20 ,  H01L21/336

公开(公告)号：DE19534388B4

公开(公告)日：2009-03-19

申请号：DE19534388

申请日：1995-09-15

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M

IPC: H01L27/07 ,  H01L29/78 ,  H01L27/04 ,  H01L29/739 ,  H03K17/04 ,  H03K17/082 ,  H03K17/567

Abstract: An auxiliary MOSFET is integrated into a lateral IGBT structure with the source and drain of the auxiliary MOSFET in parallel with the emitter-base circuit of the IGBT. A driver, integrated with the IGBT chip, turns off the base emitter voltage to the IGBT before turning off the auxiliary MOSFET during turn off. The auxiliary MOSFET is turned off again at the beginning of the conduction period to ensure full conductivity modulation of the DMOS drain and maximum gain of the PNP transistor. Short circuit protection and overtemperature protection circuits are also integrated into the chip.

公开(公告)号：DE69535441T2

公开(公告)日：2008-04-24

申请号：DE69535441

申请日：1995-08-17

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/265 ,  H01L21/332 ,  H01L21/768 ,  H01L29/10 ,  H01L29/41 ,  H01L29/417 ,  H01L29/739 ,  H01L29/744 ,  H01L29/749 ,  H01L29/78

Abstract: A reduced mask process for forming a MOS gated device such as a power MOSFET uses a first mask (33) to sequentially form a cell body (50) and a source region (51) within the cell body (50), and a second mask step to form, by a silicon etch, a central opening (80,81) in the silicon surface at each cell and to subsequently undercut the oxide (60) surrounding the central opening (80,81). A contact layer (84) then fills the openings (80,81) of each cell to connect together the body (50) and source regions (51). Only one critical mask alignment step is used in the process.

公开(公告)号：DE69535441D1

公开(公告)日：2007-05-10

申请号：DE69535441

申请日：1995-08-17

Applicant: INT RECTIFIER CORP

Inventor： KINZER DANIEL M

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/265 ,  H01L21/332 ,  H01L21/768 ,  H01L29/10 ,  H01L29/41 ,  H01L29/417 ,  H01L29/739 ,  H01L29/744 ,  H01L29/749 ,  H01L29/78

Abstract: A reduced mask process for forming a MOS gated device such as a power MOSFET uses a first mask (33) to sequentially form a cell body (50) and a source region (51) within the cell body (50), and a second mask step to form, by a silicon etch, a central opening (80,81) in the silicon surface at each cell and to subsequently undercut the oxide (60) surrounding the central opening (80,81). A contact layer (84) then fills the openings (80,81) of each cell to connect together the body (50) and source regions (51). Only one critical mask alignment step is used in the process.