Abstract:
A fault indicating circuit (17) for an automobile alternator battery charging system. The charging system comprises an alternator (11) providing a rectified battery charging signal in response to alternator field coil excitation which is controlled by a voltage regulator (15) that senses battery voltage. The fault indicating circuit comprises a low voltage detector circuit (58) which provides constant DC excitation for an indicator lamp (19) in response to low alternator output voltage and a high voltage detector circuit (57) which provides intermittent excitation for the lamp in response to an excessively high alternator output voltage, the lamp (19) being maintained in a de-energized state in response to the normal alternator output voltage.
Abstract:
Method and apparatus (Fig. 1) for sampling input signals (20) of different frequencies and providing a detect signal when the input frequency has a predetermined value suitable for use as a tone decoder for continuous tone controlled squelch systems. The method utilizes digital pseudo continuous correlation tone detection, and includes sample matrix limiting (26 and 28) to provide rapid reverse burst turnoff, as well as background detection to avoid adjacent channel reverse burst turnoff falsing.
Abstract:
A low power, single pin (10) CMOS oscillator exhibits good frequency stability with voltage supply variations. The oscillator uses a capacitor (11) which is connected to the inputs of two inverters (13, 14). One inverter (13) is used to drive a P-channel transistor (17) and the other inverter (14) is used to drive an N-channel transistor (18). Both P-channel and N-channel transistors (17, 18) are connected in series and provide an output from a junction (19) formed between the two transistors. A latch is connected to the junction formed between the two transistors and the output of the latch is coupled to a capacitor (11) to charge and discharge the capacitor (11).
Abstract:
In a data processing system (140), a stored environmental model (24) of a wireless communication system is selected (202). The model (24) locates at least one object (64) in relation to a transmitter (60). A parent image node (102) is created in an image tree (100), wherein the parent image node is associated with the transmitter (60). Child image nodes (104, 106) are created (212) in the image tree only for each object (64, 78) that can redirect a propagating signal (80) from the transmitter (60) with a signal characteristic that exceeds a threshold (210). The child image node (104) is associated with an object (64) energized by the transmitter, and a corresponding child image (70) in the environment model. Next, a point of interest (62) in the environmental model is selected. Thereafter, an accounting (222) is made for contributions to the signal characteristic at the selected point of interest (62) from each of the child images (70, 74, 78) corresponding to the child image nodes.
Abstract:
A method for determining handover in a communications system including the steps of classifying relationships between the serving cell and the neighbouring cells and determining a handover based on the classification.
Abstract:
Systeme de decodage faisant partie d'une unite de recherche de personnes radio-portative pouvant detecter et stocker jusqu'a quatre signaux differents d'alarme par utilisateur. Chaque dispositif de recherche peut etre adresse individuellement. Le systeme de decodage est sensible a un protocole de transmission dans lequel le signal de transmission comprend une position de synchronisation permettant la synchronisation par bit, un mot de code de synchronisation recurrent, et un ou plusieurs mots de codes d'adresses a l'interieur d'un lot de mots de code transmis entre chaque mot de code de synchronisation, un mot de code de synchronisation recurrent separant le premier, le deuxieme et les lots successifs de mots de code dans une pluralite de blocs, le systeme se caracterisant en ce qu'il possede des organes pour le decodage apres la reception d'un mot de code de synchronisation incorrect ou de la perte de celui-ci a son bloc de decodage specifique immediat grace au laps de temps connu s'etant ecoule dans la transmission entre un mot de code de synchronisation obtenu immediatement avant le mot de code de synchronisation incorrect ou perdu et le bloc de decodage specifique suivant immediatement le mot de code de synchronisation incorrect ou perdu.
Abstract:
A data processing system of the kind in which there is a transmission of a code format having a pattern that provides a plurality of reversals 10101100 etc. from which it is desirable to be able to differentiate between valid data and invalid data. Invalid data means the absence of data, data corrupted by noise or data alien to the system. The system is characterised by means arranged to provide the times between n zero crossings as given by the expression: where I is the integer part of x, n is an integer representing the number of zero crossings and ti is the duration of the ith interval between zero crossings measured on a bit base of unity thereby to permit the use of said number (R) when compared with a predetermined tolerance range to provide an indication of the quality of said transmission.
Abstract:
De maniere a reduire le temps qu'un reseau de circuit monoplaquette met pour generer un signal de validation interne a partir d'un signal d'horloge externe et d'un signal de validation externe, le signal d'horloge externe est applique directement sur l'entree de non inversion d'une porte (Alpha) AB (16). La sortie de la porte (Alpha) AB et un signal de validation externe sont envoyes sur la premiere et la seconde entrees d'une porte NOR (4) dont la sortie represente le signal de validation interne qui est reintroduit sur l'entree d'inversion de la porte (Alpha) AB. Ainsi, le signal d'horloge se propage au travers de deux etages de temporisation seulement plutot que trois comme cela est le cas avec des reseaux de circuits de validation de l'art anterieur.
Abstract:
Un circuit (68) est destine a etre utilise dans un systeme d'allumage electronique ou autre qui recoit une information sous forme de signaux periodiques et qui est force d'ignorer cette information pendant une partie de chaque periode a un intervalle de temps predetermine apres le debut de chaque periode. Le circuit comprend un circuit de suppression (70) qui est sensible a des signaux de commande generes a partir de l'information de signaux d'entree a l'intervalle de temps predetermine apres leur declenchement pour produire un signal de suppression dont la duree est egale a la portion de la periode, et une porte de coincidence (72) qui est inhibee par le signal de suppression mais valide pendant la portion restante de chaque periode pour faire passer le signal d'information entre son entree (102) et sa sortie (98).
Abstract:
Dans un systeme de synchronisation de signaux un recepteur (30) recoit et un correlateur (32) echantillonne une chaine d'entree contenant des informations binaires a une vitesse d'echantillonnage qui est un multiple entier de la vitesse d'information binaire. Le correlateur (32) etablit egalement la correlation des sequences des configurations binaires echantillonnees avec une sequence predeterminee pour produire une mesure de la dissimilarite entre la sequence echantillonnee et la sequence predeterminee. La synchronisation d'une horloge d'echantillonnage local (40) avec les informations binaires d'entree s'effectue en realisant des ajustements de phases sur l'horloge d'echantillonnage local (40) qui sont des fonctions a la fois de l'ampleur de dissimilitude et du temps de la mesure par l'intermediaire d'une memoire adressable (34) et se produisent a un intervalle de temps determine par le comparateur (36).