FAULT INDICATING CIRCUIT FOR AN AUTOMOTIVE ALTERNATOR BATTERY CHARGING SYSTEM
    81.
    发明申请
    FAULT INDICATING CIRCUIT FOR AN AUTOMOTIVE ALTERNATOR BATTERY CHARGING SYSTEM 审中-公开
    电动汽车充电系统故障指示电路

    公开(公告)号:WO1981002956A1

    公开(公告)日:1981-10-15

    申请号:PCT/US1981000215

    申请日:1981-02-19

    Applicant: MOTOROLA INC

    CPC classification number: G01R31/006 G01R31/343 H02J7/1461 Y10S320/13

    Abstract: A fault indicating circuit (17) for an automobile alternator battery charging system. The charging system comprises an alternator (11) providing a rectified battery charging signal in response to alternator field coil excitation which is controlled by a voltage regulator (15) that senses battery voltage. The fault indicating circuit comprises a low voltage detector circuit (58) which provides constant DC excitation for an indicator lamp (19) in response to low alternator output voltage and a high voltage detector circuit (57) which provides intermittent excitation for the lamp in response to an excessively high alternator output voltage, the lamp (19) being maintained in a de-energized state in response to the normal alternator output voltage.

    DIGITAL PSEUDO CONTINUOUS TONE DETECTOR
    82.
    发明申请
    DIGITAL PSEUDO CONTINUOUS TONE DETECTOR 审中-公开
    数字PSEUDO连续色调检测器

    公开(公告)号:WO1981002353A1

    公开(公告)日:1981-08-20

    申请号:PCT/US1981000028

    申请日:1981-01-08

    Applicant: MOTOROLA INC

    CPC classification number: H04W88/027 H03D3/00 H03G3/005

    Abstract: Method and apparatus (Fig. 1) for sampling input signals (20) of different frequencies and providing a detect signal when the input frequency has a predetermined value suitable for use as a tone decoder for continuous tone controlled squelch systems. The method utilizes digital pseudo continuous correlation tone detection, and includes sample matrix limiting (26 and 28) to provide rapid reverse burst turnoff, as well as background detection to avoid adjacent channel reverse burst turnoff falsing.

    LOW POWER CMOS OSCILLATOR
    83.
    发明申请
    LOW POWER CMOS OSCILLATOR 审中-公开
    低功耗CMOS振荡器

    公开(公告)号:WO1981001923A1

    公开(公告)日:1981-07-09

    申请号:PCT/US1980001368

    申请日:1980-10-14

    Applicant: MOTOROLA INC

    CPC classification number: H03K3/354

    Abstract: A low power, single pin (10) CMOS oscillator exhibits good frequency stability with voltage supply variations. The oscillator uses a capacitor (11) which is connected to the inputs of two inverters (13, 14). One inverter (13) is used to drive a P-channel transistor (17) and the other inverter (14) is used to drive an N-channel transistor (18). Both P-channel and N-channel transistors (17, 18) are connected in series and provide an output from a junction (19) formed between the two transistors. A latch is connected to the junction formed between the two transistors and the output of the latch is coupled to a capacitor (11) to charge and discharge the capacitor (11).

    METHOD AND SYSTEM FOR CALCULATING A TRANSMITTED SIGNAL CHARACTERISTIC IN AN ENVIRONMENTAL MODEL
    84.
    发明申请
    METHOD AND SYSTEM FOR CALCULATING A TRANSMITTED SIGNAL CHARACTERISTIC IN AN ENVIRONMENTAL MODEL 审中-公开
    在环境模型中计算发射信号特征的方法和系统

    公开(公告)号:WO1997045750A1

    公开(公告)日:1997-12-04

    申请号:PCT/US1997004490

    申请日:1997-03-24

    Applicant: MOTOROLA INC

    CPC classification number: H04B17/391

    Abstract: In a data processing system (140), a stored environmental model (24) of a wireless communication system is selected (202). The model (24) locates at least one object (64) in relation to a transmitter (60). A parent image node (102) is created in an image tree (100), wherein the parent image node is associated with the transmitter (60). Child image nodes (104, 106) are created (212) in the image tree only for each object (64, 78) that can redirect a propagating signal (80) from the transmitter (60) with a signal characteristic that exceeds a threshold (210). The child image node (104) is associated with an object (64) energized by the transmitter, and a corresponding child image (70) in the environment model. Next, a point of interest (62) in the environmental model is selected. Thereafter, an accounting (222) is made for contributions to the signal characteristic at the selected point of interest (62) from each of the child images (70, 74, 78) corresponding to the child image nodes.

    Abstract translation: 在数据处理系统(140)中,选择无线通信系统的存储的环境模型(24)(202)。 模型(24)相对于发射器(60)定位至少一个对象(64)。 在图像树(100)中创建父图像节点(102),其中父图像节点与发射机(60)相关联。 在图像树中仅针对可以以超过阈值的信号特征重定向来自发射器(60)的传播信号(80)的每个对象(64,78)来创建子图像节点(104,106) 210)。 子图像节点(104)与由发射机激励的对象(64)和环境模型中的对应的子图像(70)相关联。 接下来,选择环境模型中的兴趣点(62)。 此后,根据对应于子图像节点的每个子图像(70,74,78),对所选择的感兴趣点(62)的信号特征的贡献进行计费(222)。

    IMPROVED PAGER DECODING SYSTEM
    86.
    发明申请
    IMPROVED PAGER DECODING SYSTEM 审中-公开
    改进的PAGER解码系统

    公开(公告)号:WO1982004514A1

    公开(公告)日:1982-12-23

    申请号:PCT/GB1982000160

    申请日:1982-05-28

    Inventor: MOTOROLA INC

    CPC classification number: H04W88/022 H04L7/0083

    Abstract: Systeme de decodage faisant partie d'une unite de recherche de personnes radio-portative pouvant detecter et stocker jusqu'a quatre signaux differents d'alarme par utilisateur. Chaque dispositif de recherche peut etre adresse individuellement. Le systeme de decodage est sensible a un protocole de transmission dans lequel le signal de transmission comprend une position de synchronisation permettant la synchronisation par bit, un mot de code de synchronisation recurrent, et un ou plusieurs mots de codes d'adresses a l'interieur d'un lot de mots de code transmis entre chaque mot de code de synchronisation, un mot de code de synchronisation recurrent separant le premier, le deuxieme et les lots successifs de mots de code dans une pluralite de blocs, le systeme se caracterisant en ce qu'il possede des organes pour le decodage apres la reception d'un mot de code de synchronisation incorrect ou de la perte de celui-ci a son bloc de decodage specifique immediat grace au laps de temps connu s'etant ecoule dans la transmission entre un mot de code de synchronisation obtenu immediatement avant le mot de code de synchronisation incorrect ou perdu et le bloc de decodage specifique suivant immediatement le mot de code de synchronisation incorrect ou perdu.

    DATA OPERATED SQUELCH
    87.
    发明申请
    DATA OPERATED SQUELCH 审中-公开
    数据操作平台

    公开(公告)号:WO1982004513A1

    公开(公告)日:1982-12-23

    申请号:PCT/GB1982000159

    申请日:1982-05-28

    Inventor: MOTOROLA INC

    CPC classification number: H04L1/20

    Abstract: A data processing system of the kind in which there is a transmission of a code format having a pattern that provides a plurality of reversals 10101100 etc. from which it is desirable to be able to differentiate between valid data and invalid data. Invalid data means the absence of data, data corrupted by noise or data alien to the system. The system is characterised by means arranged to provide the times between n zero crossings as given by the expression: where I is the integer part of x, n is an integer representing the number of zero crossings and ti is the duration of the ith interval between zero crossings measured on a bit base of unity thereby to permit the use of said number (R) when compared with a predetermined tolerance range to provide an indication of the quality of said transmission.

    Abstract translation: 一种数据处理系统,其中存在具有提供多个反转10101100等的图案的码格式的传输,期望从中可以区分有效数据和无效数据。 数据无效意味着数据不存在,数据被噪声或与系统外部的数据相冲突。 该系统的特征在于设置为提供n个过零点之间的时间,由以下表达式给出:其中I是x的整数部分,n是表示过零数量的整数,ti是 在单位的基底上测量的零交叉之间的间隔,从而当与预定的公差范围相比时允许使用所述数量(R),以提供所述传输的质量的指示。

    ENABLING CIRCUITRY FOR LOGIC CIRCUITS
    88.
    发明申请
    ENABLING CIRCUITRY FOR LOGIC CIRCUITS 审中-公开
    启用逻辑电路电路

    公开(公告)号:WO1982004510A1

    公开(公告)日:1982-12-23

    申请号:PCT/US1982000598

    申请日:1982-05-06

    Applicant: MOTOROLA INC

    CPC classification number: H03K19/01

    Abstract: De maniere a reduire le temps qu'un reseau de circuit monoplaquette met pour generer un signal de validation interne a partir d'un signal d'horloge externe et d'un signal de validation externe, le signal d'horloge externe est applique directement sur l'entree de non inversion d'une porte (Alpha) AB (16). La sortie de la porte (Alpha) AB et un signal de validation externe sont envoyes sur la premiere et la seconde entrees d'une porte NOR (4) dont la sortie represente le signal de validation interne qui est reintroduit sur l'entree d'inversion de la porte (Alpha) AB. Ainsi, le signal d'horloge se propage au travers de deux etages de temporisation seulement plutot que trois comme cela est le cas avec des reseaux de circuits de validation de l'art anterieur.

    NOISE BLANKER CIRCUIT FOR USE WITH ELECTRONIC IGNITION SYSTEMS OR THE LIKE
    89.
    发明申请
    NOISE BLANKER CIRCUIT FOR USE WITH ELECTRONIC IGNITION SYSTEMS OR THE LIKE 审中-公开
    使用电子点火系统或类似的噪声干扰器电路

    公开(公告)号:WO1982004288A1

    公开(公告)日:1982-12-09

    申请号:PCT/US1982000590

    申请日:1982-05-03

    Applicant: MOTOROLA INC

    CPC classification number: F02P3/0453

    Abstract: Un circuit (68) est destine a etre utilise dans un systeme d'allumage electronique ou autre qui recoit une information sous forme de signaux periodiques et qui est force d'ignorer cette information pendant une partie de chaque periode a un intervalle de temps predetermine apres le debut de chaque periode. Le circuit comprend un circuit de suppression (70) qui est sensible a des signaux de commande generes a partir de l'information de signaux d'entree a l'intervalle de temps predetermine apres leur declenchement pour produire un signal de suppression dont la duree est egale a la portion de la periode, et une porte de coincidence (72) qui est inhibee par le signal de suppression mais valide pendant la portion restante de chaque periode pour faire passer le signal d'information entre son entree (102) et sa sortie (98).

    SIGNAL SYNCHRONIZATION SYSTEM
    90.
    发明申请
    SIGNAL SYNCHRONIZATION SYSTEM 审中-公开
    信号同步系统

    公开(公告)号:WO1982003516A1

    公开(公告)日:1982-10-14

    申请号:PCT/US1982000261

    申请日:1982-03-03

    Applicant: MOTOROLA INC

    CPC classification number: H04W88/026 H04L7/0331 H04L7/042 H04L7/046

    Abstract: Dans un systeme de synchronisation de signaux un recepteur (30) recoit et un correlateur (32) echantillonne une chaine d'entree contenant des informations binaires a une vitesse d'echantillonnage qui est un multiple entier de la vitesse d'information binaire. Le correlateur (32) etablit egalement la correlation des sequences des configurations binaires echantillonnees avec une sequence predeterminee pour produire une mesure de la dissimilarite entre la sequence echantillonnee et la sequence predeterminee. La synchronisation d'une horloge d'echantillonnage local (40) avec les informations binaires d'entree s'effectue en realisant des ajustements de phases sur l'horloge d'echantillonnage local (40) qui sont des fonctions a la fois de l'ampleur de dissimilitude et du temps de la mesure par l'intermediaire d'une memoire adressable (34) et se produisent a un intervalle de temps determine par le comparateur (36).

    Abstract translation: 公开了一种信号同步系统,其采用包含二进制信息的输入流,采样率是比特信息速率的整数倍。 该系统将采样比特模式的序列与预定的序列相关联,以产生采样和预定序列之间的不相似度的度量。 本地采样时钟与输入的二进制信息的同步通过对作为不相似性的大小和测量时间的函数的本地采样时钟进行相位调整来实现。

Patent Agency Ranking