-
公开(公告)号:CN1976556A
公开(公告)日:2007-06-06
申请号:CN200610163957.3
申请日:2006-11-30
Applicant: 日东电工株式会社
CPC classification number: H05K1/056 , H05K3/388 , H05K3/44 , H05K2201/0317 , H05K2201/0338 , H05K2201/09845 , H05K2203/0723 , Y10T428/24917
Abstract: 为了提供通过简易的层结构可减小传输损失、并可以防止在金属箔和绝缘层之间出现离子迁移现象、使金属箔与绝缘层的粘合性以及导体的导电性提高、长期可靠性优良的配线电路基板,准备金属支持基板,在该金属支持基板上通过溅射或电解镀形成第1金属薄膜,在该第1金属薄膜上通过电解镀形成金属箔,在金属箔以及金属支持基板上通过化学镀或者溅射形成第2金属薄膜,在该第2金属薄膜上形成绝缘基底层,在绝缘基底层上形成作为配线电路图案的导体图案,为覆盖导体图案,在绝缘基底层上形成覆盖绝缘层。
-
公开(公告)号:CN1501176A
公开(公告)日:2004-06-02
申请号:CN200310116505.6
申请日:2003-11-14
Applicant: NEC液晶技术株式会社
IPC: G03F7/26 , H01L21/027
CPC classification number: H01L21/6708 , C23F1/02 , C23F1/08 , H01L21/32134 , H01L21/67028 , H05K3/068 , H05K2201/0317 , H05K2201/0338 , H05K2203/1476 , Y10S438/978
Abstract: 一种用于叠层膜的组合式湿蚀刻方法,它能够以协同方式执行蚀刻过程,同时控制叠层膜中各层膜的侧蚀刻以使得侧边形状均匀。在该湿蚀刻方法中,对顺序淀积于衬底上的包含薄膜特性各不相同的第一和第二膜的叠层膜组合执行两种或多种类型的蚀刻方法。这两种或多种类型的蚀刻方法至少包括:第一湿蚀刻方法,其中对第一膜的侧蚀刻比对第二膜的侧蚀刻更容易进行;和第二湿蚀刻方法,其中对第二膜的侧蚀刻比对第一膜的侧蚀刻更容易进行。
-
公开(公告)号:CN108770193A
公开(公告)日:2018-11-06
申请号:CN201810501090.0
申请日:2018-05-23
Applicant: 上海安费诺永亿通讯电子有限公司
CPC classification number: H05K1/03 , H05K3/38 , H05K2201/0195 , H05K2201/0338
Abstract: 本发明公开了一种电子线路,包括:基材单元、第一电子线路层、第一导电保护层、第二电子线路层以及第二导电保护层;基材单元至少包括第一基材以及第二基材;第一电子线路层设于第一基材的外表面,并且第一基材具有导电性;第一导电保护层设于第一电子线路层的外表面上;第二电子线路层设于第二基材的外表面,并且第二基材还用以保证电子线路的电子绝缘性;第二导电保护层设于第二电子线路层的外表面上。本发明同时还提供了一种制备电子线路的方法以及数据传输单元。本发明提供的电子线路及制备方法及数据传输单元,整个电子线路具有优良的电子导电性和结构稳定性。
-
公开(公告)号:CN108463341A
公开(公告)日:2018-08-28
申请号:CN201680078642.0
申请日:2016-12-15
Applicant: 松下知识产权经营株式会社
CPC classification number: B32B15/08 , B32B5/02 , B32B17/067 , B32B27/26 , B32B27/285 , B32B2250/03 , B32B2250/40 , B32B2262/101 , B32B2307/204 , B32B2457/00 , H05K1/024 , H05K1/0242 , H05K1/0366 , H05K1/09 , H05K3/38 , H05K2201/0338 , H05K2201/0355
Abstract: 覆金属层叠板具备包含树脂组合物的固化物的绝缘层,并在绝缘层的单面或两面具备金属箔。树脂组合物包含聚苯醚共聚物和热固性固化剂,所述聚苯醚共聚物在25℃的二氯甲烷中测定的特性粘度为0.03~0.12dl/g,且在分子末端具有相对于1分子平均为1.5~3个的式(1)或(2)所示的基团。进而,金属箔至少在与绝缘层接触的面具有包含钴的阻隔层,且与绝缘层接触的面的十点平均粗糙度(Rz)为2.0μm以下。
-
公开(公告)号:CN108401383A
公开(公告)日:2018-08-14
申请号:CN201810123865.5
申请日:2018-02-07
Applicant: 广州兴森快捷电路科技有限公司 , 深圳市兴森快捷电路科技股份有限公司 , 天津兴森快捷电路科技有限公司
CPC classification number: H05K3/4691 , H05K1/167 , H05K3/4602 , H05K2201/0338 , H05K2201/0391
Abstract: 本发明公开了一种刚挠结合板的制作方法及其刚挠结合板,所述刚挠结合板的制作方法包括:在挠性基材的两相对侧面分别压合第一导电层和第二导电层形成挠性芯板,所述第一导电层包括电阻合金层以及设于电阻合金层一侧的铜箔层;将挠性芯板的第二导电层蚀刻出线路图形;将挠性芯板的第二导电层与第一刚性芯板压合,在第一导电层上蚀刻出线路图形,而后将刚性区域和/或挠性区域中电阻合金层一侧的铜箔层蚀刻,并与第二刚性芯板压合,形成刚挠结合板。本发明避免了在生产过程中,挠性芯板缺乏支撑的刚性介质,从而使电阻合金层在制作过程中发生折损,造成成品率低的现象,保证了成品率。
-
公开(公告)号:CN104668809B
公开(公告)日:2018-04-17
申请号:CN201410699788.X
申请日:2014-11-27
Applicant: 松下知识产权经营株式会社
CPC classification number: B23K35/262 , B23K35/0222 , B23K35/26 , B23K35/40 , C22C13/00 , H05K1/11 , H05K1/111 , H05K1/18 , H05K3/244 , H05K3/3463 , H05K2201/0338 , H05K2201/10909
Abstract: 焊料材料是用于具有包含P的Ni镀膜的Au电极的焊接的焊料材料,其中,将Ag、Bi、Cu、In的含有率(质量%)分别设为[Ag]、[Bi]、[Cu]、[In]时,包含0.3≤[Ag]≤4.0的Ag、0≤[Bi]≤1.0的Bi、和0<[Cu]≤1.2的Cu。在0<[Cu]<0.5的范围内,包含6.0≤[In]≤6.8的范围内的In。在0.5≤[Cu]≤1.0的范围内,包含5.2+(6-(1.55×[Cu]+4.428))≤[In]≤6.8的范围内的In。在1.0<[Cu]≤1.2的范围内,包含5.2≤[In]≤6.8的范围内的In。余部仅为87质量%以上的Sn。
-
公开(公告)号:CN104854542B
公开(公告)日:2018-03-30
申请号:CN201480003492.8
申请日:2014-10-30
Applicant: LG化学株式会社
IPC: G06F3/041
CPC classification number: H05K1/09 , G06F1/16 , G06F3/041 , H01B1/026 , H01L31/022433 , H01L31/022475 , H01L31/022483 , H01L31/1884 , H01L51/445 , H05K1/0274 , H05K1/0298 , H05K3/06 , H05K5/0017 , H05K2201/0108 , H05K2201/0338 , Y02E10/50
Abstract: 本申请涉及一种导电膜,制造该导电膜的方法以及包含该导电膜的显示设备。
-
公开(公告)号:CN107848246A
公开(公告)日:2018-03-27
申请号:CN201680041497.9
申请日:2016-07-18
Applicant: 罗杰斯德国有限公司
IPC: B32B5/12 , B32B5/20 , B32B7/12 , B32B9/00 , B32B9/04 , B32B9/06 , B32B29/08 , C25D7/00 , H01L23/373 , H05K3/00
CPC classification number: B32B9/005 , B32B5/12 , B32B5/20 , B32B7/12 , B32B9/041 , B32B9/06 , B32B15/043 , B32B15/12 , B32B15/20 , B32B29/002 , B32B29/08 , B32B2255/06 , B32B2255/205 , B32B2255/26 , B32B2255/28 , B32B2264/107 , B32B2307/202 , B32B2307/206 , B32B2307/54 , B32B2457/08 , B32B2605/00 , C25D11/005 , C25D11/04 , C25D11/08 , C25D17/12 , H01L23/3735 , H05K1/0201 , H05K1/0313 , H05K1/053 , H05K3/4688 , H05K2201/0116 , H05K2201/0338 , H05K2203/0315 , H05K2203/11 , H05K2203/1126
Abstract: 本发明涉及一种用于电气电路的基底(1),所述基底包括至少一个借助轧制包覆制造的第一复合层(2),所述第一复合层在轧制包覆之后具有至少一个铜层(3)和连接于所述铜层的铝层(4),其中至少铝层(4)的背离铜层(3)的表面侧被阳极氧化,以产生由氧化铝构成的、阳极氧化层或绝缘层(5),并且其中由氧化铝构成的阳极氧化层或绝缘层(5)经由至少一个粘接剂层(6,6’)与金属层(7)或至少一个第二复合层(2’)或至少一个陶瓷纸层(11)连接。
-
公开(公告)号:CN107190289A
公开(公告)日:2017-09-22
申请号:CN201710446868.8
申请日:2017-06-14
Applicant: 深圳市呈永鑫精密电路有限公司
Inventor: 陈正贵
CPC classification number: C25D3/562 , C22C19/03 , C25D5/12 , H05K1/09 , H05K3/02 , H05K2201/0338 , H05K2203/0723
Abstract: 本发明公开了一种低磁高抗环境性的PCB板及其制备方法,PCB板包括PCB板基体,所述PCB板基体的表面镀有镍磷镀层,所述镍磷镀层中含有86‑90%的镍和10%‑14%的磷,镍磷合金具有良好的非晶态结构,具有强耐腐蚀性、强耐磨性、高强度、高硬度、高导电性,而且具有优秀的磁性屏蔽性;PCB板的制备方法在采用含镍、磷的电镀液完成镀镍工艺后,再镀金,再加热使得其分子结构发生变化达到更优的耐磨损效果。因为镍磷合金具有上述特性,所以在PCB板上镀镍磷合金,可以将镀层做到160‑400μm,采用本发明所述制备方法可以在镀金层厚度减小的情况下,使得马达的使用寿命提升一倍以上,降低了镀金的成本。
-
公开(公告)号:CN105121705B
公开(公告)日:2017-08-04
申请号:CN201480022520.0
申请日:2014-04-09
Applicant: 三菱瓦斯化学株式会社
IPC: C23F1/14 , C09K13/00 , H01L21/306 , H01L21/308 , H01L21/3205 , H01L21/3213 , H01L21/768 , H01L23/532
CPC classification number: H01L21/47635 , C09K13/00 , C23F1/02 , C23F1/18 , C23F1/26 , C23F1/44 , H01L21/32134 , H01L27/1225 , H01L27/124 , H01L27/1259 , H01L29/45 , H01L29/66969 , H01L29/7869 , H05K3/067 , H05K2201/0338
Abstract: 本发明提供包含铜和钼的多层膜的蚀刻中使用的液体组合物和包含铜和钼的多层膜的蚀刻的蚀刻方法、以及基板。本发明中使用如下液体组合物,其包含:(A)马来酸根离子供给源;(B)铜离子供给源;以及(C)胺化合物,其为选自由1‑氨基‑2‑丙醇、2‑(甲基氨基)乙醇、2‑(乙基氨基)乙醇、2‑(丁基氨基)乙醇、2‑(二甲基氨基)乙醇、2‑(二乙基氨基)乙醇、2‑甲氧基乙基胺、3‑甲氧基丙基胺、3‑氨基‑1‑丙醇、2‑氨基‑2‑甲基‑1‑丙醇、1‑二甲基氨基‑2‑丙醇、2‑(2‑氨基乙氧基)乙醇、吗啉和4‑(2‑羟基乙基)吗啉组成的组中的至少一种,且所述液体组合物的pH值为4~9。
-
-
-
-
-
-
-
-
-