中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

193 records (took 0.018 seconds)

    System and method for using a distributed byte buffer on the memory module
    1.
    发明专利
    System and method for using a distributed byte buffer on the memory module 审中-公开

    公开(公告)号：JP2012533793A

    公开(公告)日：2012-12-27

    申请号：JP2012520662

    申请日：2010-07-01

    Applicant: ネットリスト インコーポレイテッドNetlist, Inc.

    Inventor： イ，ヒュン ,  バクタ，ジェイシュ，アール．

    IPC: G06F13/16 ,  G06F12/00

    CPC classification number: G06F12/00 ,  G11C5/025 ,  G11C5/04 ,  G11C5/066 ,  G11C8/12

    Abstract: 【課題】 性能および記憶容量を改善するためのシステム、装置、および方法を提供すること。
    【解決手段】 １つ以上のメモリモジュールを利用するメモリシステムおよび方法を提供する。 そのメモリモジュール（４００）は、複数のメモリ装置（４１２）と、システムメモリコントローラ（４２０）から制御情報（４４０）を受け取り、モジュール制御信号（４４２）を作り出すように構成されるコントローラ（４３０）とを含む。 そのメモリモジュールは、複数のメモリ装置をシステムメモリコントローラから選択的に隔離するように構成される複数の回路、例えばバイト型バッファ（４１６）をさらに含む。 それらの回路は、モジュール制御信号に応答して、書込みデータをシステムメモリコントローラから複数のメモリ装置に移動させ、複数のメモリ装置からの読取データをシステムメモリコントローラにマージするように動作することができる。 それらの回路は、互いに離れた対応する位置に分散される。
    【選択図】 図３Ａ

    System, das verteilte byteweise Puffer auf einem Speichermodul verwendet
    8.
    发明专利
    System, das verteilte byteweise Puffer auf einem Speichermodul verwendet 未知

    公开(公告)号：DE202010018501U1

    公开(公告)日：2017-02-06

    申请号：DE202010018501

    申请日：2010-07-01

    Applicant: NETLIST INC

    IPC: G11C8/12

    Abstract: Speichermodul zur Verwendung in einem Computersystem, das einen Systemspeichercontroller aufweist, mit: einer gedruckten Leiterplatte bzw. Printed Circuit Board (PCB), die in einem Modulschlitz des Computersystems anbringbar ist, wobei die PCB einen Randstecker hat, der eine Vielzahl elektrischer Kontakte aufweist, die an einem Rand der PCB positioniert und dazu positioniert sind, lösbar mit korrespondierenden Kontakten eines Computersystem-Sockels verbunden zu werden, um elektrische Leitfähigkeit zwischen dem Systemspeichercontroller und dem Speichermodul bereitzustellen; Speichervorrichtungen, die jeweils eine Bitbreite von 4 Bits haben, wobei die Speichervorrichtungen mechanisch mit der PCB verbunden und in mehreren Reihen mit n Speichervorrichtungen pro Reihe angeordnet sind, wobei jede Reihe eine Bitbreite hat, die gleich einer Bitbreite des Speichermoduls ist; einer Steuerschaltung, die mechanisch mit der PCB verbunden und über registrierte Steuerleitungen betriebsbereit mit den Speichervorrichtungen verbunden ist, wobei die Steuerschaltung dazu konfigurierbar ist, Steuersignale für eine Lese- oder Schreiboperation, die von dem Speichercontroller empfangen werden, zu registrieren und Modulsteuersignale zu erzeugen, wobei die Lese- oder Schreiboperation auf eine bestimmte der mehreren Reihen abzielt; und n/2 Datenübertragungsschaltungen, die mechanisch mit der PCB verbunden und an entsprechenden Positionen entlang des Rands der PCB verteilt sind, wobei die n/2 Datenübertragungsschaltungen dazu konfigurierbar sind, betriebsbereit mit dem Systemspeichercontroller verbunden zu werden, und dazu konfigurierbar sind, Modulsteuersignale von der Steuerschaltung zu empfangen, wobei jede der Vielzahl von Datenübertragungsschaltungen eine Bitbreite von 8 Bits hat und mit zwei zugehörigen Speichervorrichtungen in jeder der mehreren Reihen verbunden ist; wobei jede Datenübertragungsschaltung dazu konfigurierbar ist, auf die Modulsteuersignale anzusprechen durch Freigeben von Datenpfaden und durch Treiben von Datensignalen für die Lese- oder Schreiboperation auf den Datenpfaden zwischen dem Systemspeichercontroller und den beiden zugehörigen Speichervorrichtungen in der bestimmten der mehreren Reihen; wobei das Speichermodul des Weiteren Column Address Strobe(CAS)-Latenz bzw. Speicherlatenz verwendet, um die Operation der n/2 Datenübertragungsschaltungen zu steuern.

    MEMORY MODULE WITH LOCAL SYNCHRONIZATION
    9.
    发明申请
    MEMORY MODULE WITH LOCAL SYNCHRONIZATION 审中-公开
    具有本地同步的存储模块

    公开(公告)号：WO2015017356A1

    公开(公告)日：2015-02-05

    申请号：PCT/US2014/048517

    申请日：2014-07-28

    Applicant: NETLIST, INC.

    Inventor： LEE, Hyun ,  BHAKTA, Jayesh, R.

    IPC: G06F12/02 ,  G06F13/38 ,  G06F13/42

    CPC classification number: G06F12/0802 ,  G11C5/04 ,  G11C7/1066 ,  G11C7/1093 ,  G11C29/023 ,  G11C29/028

    Abstract: A memory module is operatable in a memory system with a memory controller. The memory module comprises a module control device to receive command signals from the memory controller and to output module C/A signals and data buffer control signals. The module C/A signals are provided to memory devices organized in groups, each group including at least one memory device, while the data buffer control signals are provided to a plurality of buffer circuits to control data paths in the buffer circuits, a respective buffer circuit corresponding to a respective group of memory devices. The plurality of buffer circuits are distributed across a surface of the memory module such that each data buffer control signal arrives at the plurality of buffer circuits at different points in time. The plurality of buffer circuits include clock regeneration circuits to regenerate a clock signal received from the module control device and to provide regenerated clock signals to respective groups of memory devices.

    Abstract translation: 存储器模块可在具有存储器控制器的存储器系统中操作。 存储器模块包括一个模块控制装置，用于从存储器控制器接收命令信号并输出​​模块C / A信号和数据缓冲器控制信号。 将模块C / A信号提供给组织组织的存储器件，每个组包括至少一个存储器件，同时将数据缓冲器控制信号提供给多个缓冲器电路以控制缓冲器电路中的数据路径，相应的缓冲器 电路对应于各组存储器件。 多个缓冲电路分布在存储器模块的表面上，使得每个数据缓冲器控制信号在不同的时间点到达多个缓冲电路。 多个缓冲电路包括时钟再生电路，用于再生从模块控制装置接收到的时钟信号，并将再生的时钟信号提供给各组存储器件。

    ARRANGEMENT OF INTEGRATED CIRCUITS IN A MEMORY MODULE
    10.
    发明申请
    ARRANGEMENT OF INTEGRATED CIRCUITS IN A MEMORY MODULE 审中-公开
    集成电路在存储器模块中的布置

    公开(公告)号：WO03077132A8

    公开(公告)日：2003-12-18

    申请号：PCT/US0306978

    申请日：2003-03-06

    Applicant: NETLIST INC ,  BHAKTA JAYESH R ,  PAULEY ROBERT S JR

    Inventor： BHAKTA JAYESH R ,  PAULEY ROBERT S JR

    IPC: G11C5/00 ,  H05K1/02 ,  H05K1/18 ,  G06F12/00 ,  G06F12/14 ,  G06F12/16 ,  G06F13/00 ,  G06F13/28 ,  H05K7/00

    CPC classification number: H05K1/181 ,  H05K1/0266 ,  H05K2201/09409 ,  H05K2201/09709 ,  H05K2201/10689 ,  Y02P70/611

    Abstract: Integrated circuits (202) utilizing standard commercial packaging are arranged on a printed circuit board (104) to allow the production of 1-Gigabyte and 2-Gigabyte capacity memory modules (200). A first row of integrated circuits (202) is oriented in an opposite orientation to a second row of integrated circuits (202). The integrated circuits (202) in a first half of the first row and in the corresponding half of the second row are connected via a signal trace to a first register (210). The integrated circuits (202) in a second half of the first row and in the corresponding half of the second row are connected to a second register (220). Each register processes a non-contiguous subset of the bits in each data word.

    Abstract translation: 使用标准商业包装的集成电路（202）布置在印刷电路板（104）上，以允许生产1千兆字节和2GB容量的存储器模块（200）。 第一排集成电路（202）以与第二排集成电路（202）相反的方向取向。 第一行的前半部分和第二行的相应一半中的集成电路（202）经由信号迹线连接到第一寄存器（210）。 第一行的第二半部分和第二行的相应一半中的集成电路（202）连接到第二寄存器（220）。 每个寄存器处理每个数据字中位的不连续子集。

Patent Agency Ranking